公司筆試面試-模電數(shù)電知識-2學習資料_2798

1、精品文檔模擬電路1. 基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）a. 基爾霍夫電流定律：在電路的任一節(jié)點，流入、流出該節(jié)點電流的代數(shù)和為零b. 基爾霍夫電壓定律：在電路中的任一閉合電路，電壓的代數(shù)和為零。2. 平板電容公式 (C= S/4 kd) 。3. 三極管曲線特性。4. 描述反饋電路的概念，列舉他們的應用。反饋，就是在電子系統(tǒng)中，把放大電路中的輸出量（電流或電壓）的一部分或全部，通過一定形式的反饋取樣網(wǎng)絡(luò)并以一定的方式作用到輸入回路以影響放大電路輸入量的過程。包含反饋作用的放大電路稱為反饋放大電路。反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。負反饋對放大器

2、性能有四種影響：a. 降低放大倍數(shù)b. 提高放大倍數(shù)的穩(wěn)定性, 由于外界條件的變化（T， Vcc，器件老化等），放大倍數(shù)會變化，其相對變化量越小，則穩(wěn)定性越高。C. 減小非線性失真和噪聲d改變了放大器的輸入電阻Ri 和輸出電阻 Ro 。對輸入電阻ri 的影響：串聯(lián)負反饋使輸入電阻增加，并聯(lián)負反饋使輸入電阻減小。對輸出電阻ro 的影響：電壓負反饋使輸出電阻減小，電流負反饋使輸出電阻增加。負反饋的應用：電壓并聯(lián)負反饋，電流串聯(lián)負反饋，電壓串聯(lián)負反饋和電流并聯(lián)負反饋。電壓負反饋的特點：電路的輸出電壓趨向于維持恒定。電流負反饋的特點：電路的輸出電流趨向于維持恒定。引入負反饋的一般原則為：a. 為了穩(wěn)定

3、放大電路的靜態(tài)工作點，應引入直流負反饋；為了改善放大電路的動態(tài)性能，應引入交流負反饋（在中頻段的極性）。b. 信號源內(nèi)阻較小或要求提高放大電路的輸入電阻時，應引入串聯(lián)負反饋；信號源內(nèi)阻較大或要求降低輸入電阻時，應引入并聯(lián)系反饋。c. 根據(jù)負載對放大電路輸出電量或輸出電阻的要求決定是引入電壓還是電流負反饋。若負載要求提供穩(wěn)定的信號電壓或輸出電阻要小，則應引入電壓負反饋；若負載要求提供穩(wěn)定的信號電流或輸出電阻要大，則應引入電流負反饋。d. 在需要進行信號變換時，應根據(jù)四種類型的負反饋放大電路的功能選擇合適的組態(tài)。例如，要求實現(xiàn)電流電壓信號的轉(zhuǎn)換時，應在放大電路中引入電壓并聯(lián)負反饋等。5. 有源濾波

4、器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R、 L 和 C組成有源濾波器：集成運放和R、 C組成， 具有不用電感 、體積小、重量輕等優(yōu)點。集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。6. 什么是負載 ? 什么又是帶負載能力 ?把電能轉(zhuǎn)換成其他形式的能的裝置叫做負載。對于不同的負載，電路輸出特性（輸出電壓，輸出電流）幾乎不受影響，不會因為負載的劇烈變化而變，這就是所謂的帶載能力7. 什么是輸入電阻和輸出電阻?在獨立源不作用（電壓源短路，電流源開路）的情況下，由端

5、口看入，電路可用一個電阻元件來等效。這個等效電阻稱為該電路的輸入電阻。從放大電路輸出端看進去的等效內(nèi)阻稱為輸出電阻Ro。8. 電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述其優(yōu)缺點。對于一個理想的電壓源（包括電源） ，內(nèi)阻應該為 0，或理想電流源的阻抗應當為無窮大。9. 什么叫差模信號？什么叫共模信號？畫出差分電路結(jié)構(gòu)兩個大小相等、極性相反的一對信號稱為差模信號。差動放大電路輸入差模信號（uil =-u i2 ）時，稱為差模輸入。兩個大小相等、極性相同的一對信號稱為共模信號。差動放大電路輸入共模信號（uil =ui2 ）時，稱為共模輸入。在差動放大器中，有用信號以差

6、模形式輸入，干擾信號用共模形式輸入，那么干擾信號將被抑制的很小。共模抑制比：AdK CMRAc10. 怎樣理解阻抗匹配？阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。低頻：當負載電阻跟信號源內(nèi)阻相等時，負載可獲得最大輸出功率，這就是我們常說的阻抗匹配之一。對于純電阻電路，此結(jié)論同樣適用于低頻電路及高頻電路。當交流電路中含有容性或感性阻抗時，結(jié)論有所改變，就是需要信號源與負載阻抗的的實部相等，虛部互為相反數(shù)，這叫做共扼匹配。在高頻電路中，如果傳輸線的特征阻抗跟負載阻抗不相等（即不匹配）時，在負載端就會產(chǎn)生反射。為了不產(chǎn)生反射，負載阻抗跟傳輸線的特

7、征阻抗應該相等，這就是傳輸線的阻抗匹配。11. 偏置：在電路某點給一個參考分量，使電路能適應工作需要。12. 畫電流偏置的產(chǎn)生電路，并解釋。偏置電路 : 以常用的共射放大電路說吧，主流是從發(fā)射極到集電極的IC，偏流就是從發(fā)射極到基極的IB 。相對與主電路而言，為基極提供電流的電路就是所謂的偏置電路。偏置電路往往有若干元件，其中有一重要電阻，往往要調(diào)整阻值，以使集電極電流在設(shè)計規(guī)范內(nèi)。這要調(diào)整的電阻就是偏置電阻。13. 偏置電阻：在穩(wěn)態(tài)時（無信號）通過電阻為電路提供或泄放一定的電壓或電流，使電路滿足工作需求，或改善性能。14. 什么是電壓放大 ?什么是電流放大 ? 什么是功率放大 ?電壓放大就是

8、只考慮輸出電壓和輸入電壓的關(guān)系。比如說有的信號電壓低，需要放大后才能被模數(shù)轉(zhuǎn)換電路識別，這時就只需做電壓放大。電流放大就是只考慮輸出電流于輸入電流的關(guān)系。比如說，對于一個uA 級的信號，就需要放大后才能驅(qū)動一些儀器進行識別（如生物電子），就需要做電流放大。功率放大就是考慮輸出功率和輸入功率的關(guān)系。其實實際上，對于任何以上放大，最后電路中都還是有電壓，電流，功率放大的指標在，叫什么放大，只是重點突出電路的作用而已。15. 推挽結(jié)構(gòu)的實質(zhì)是什么 ?一般是指兩個三極管分別受兩互補信號的控制, 總是在一個三極管導通的時候另一個截止. 要實現(xiàn)線與需要用OC(open collector)門電路 . 如果

9、輸出級的有兩個三極管，始終處于一個導通、一個截止的狀態(tài)，精品文檔精品文檔也就是兩個三級管推挽相連，這樣的電路結(jié)構(gòu)稱為推拉式電路或圖騰柱（Totem-pole ）輸出電路 16. RC 振蕩器的構(gòu)成和工作原理由放大器和正反饋網(wǎng)絡(luò)兩部分構(gòu)成。反饋電路由三節(jié) RC移相網(wǎng)絡(luò)構(gòu)成（圖 3），每節(jié)移相不超過 90，對某一頻率共可移相 180，再加上單管放大電路的反相作用即可構(gòu)成正反饋，產(chǎn)生振蕩。移相振蕩器電路簡單，適于輕便型測試設(shè)備和遙控設(shè)備使用，但輸出波形差，頻率難于調(diào)整，幅度也不穩(wěn)定。17. 電路的諧振如果外加交流電源的頻率和L-C 回路的固有頻率相同時，回路中產(chǎn)生的電流最大，回路L 中的磁場能和C中

10、的電場能恰好自成系統(tǒng)，在電路內(nèi)部進行交換，最大限度的從電源吸取能量，而不會有能量返回電源，這就叫諧振。18. 描述 CMOS電路中閂鎖效應產(chǎn)生的過程及最后的結(jié)果？Latch-up閂鎖效應，又稱寄生PNPN效應或可控硅整流器( SCR, Silicon Controlled Rectifier )效應。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成P-N 結(jié)，而兩個靠近的反方向的P-N 結(jié)就構(gòu)成了一個雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個三極管，這些三極管自身就可能構(gòu)成一個電路。這就是MOS管的寄生三極管效應。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件，這個寄生的電路就會極大的

11、影響正常電路的運作，會使原本的 MOS電路承受比正常工作大得多的電流，可能使電路迅速的燒毀。Latch-up狀態(tài)下器件在電源與地之間形成短路，造成大電流、 EOS（電過載）和器件損壞。19. 選擇電阻時要考慮什么？考慮電阻的阻值（最大，最小）熔點 是否方便安裝20. 電路的諧振如果外加交流電源的頻率和L-C 回路的固有頻率相同時，回路中產(chǎn)生的電流最大，回路L 中的磁場能和C中的電場能恰好自成系統(tǒng)，在電路內(nèi)部進行交換，最大限度的從電源吸取能量，而不會有能量返回電源，這就叫諧振。19. 旁路電容可將混有高頻電流和低頻電流的交流電中的高頻成分泄露掉的電容，稱做“旁路電容”。20.戴維南定理：一個含獨

12、立源、線性電阻和受控源的二端電路，對其兩個端子來說都可等效為一個理想電壓源串聯(lián)內(nèi)阻的模型。其理想電壓源的數(shù)值為有源二端電路的兩個端子的開路電壓，串聯(lián)的內(nèi)阻為內(nèi)部所有獨立源等于零時兩端子間的等效電阻。21. 無源器件在模擬和數(shù)字電路中加以信號不會改變自已本身的基本特性. 如電阻 .有源器件在模擬和數(shù)字電路中加以信號可以改變自已本身的基本特性. 如三極管 .22. 旁路電容可將混有高頻電流和低頻電流的交流電中的高頻成分泄露掉的電容，稱做“旁路電容”。23. 場效應和晶體管比較：a. 在環(huán)境條件變化大的場合，采用場效應管比較合適。b. 場效應管常用來做前置放大器，以提高儀器設(shè)備的輸入阻抗，降低噪聲等

13、。c. 場效應管放大能力比晶體管低。d. 工藝簡單，占用芯片面積小，適宜大規(guī)模集成電路。在脈沖數(shù)字電路中獲得更廣泛的應用。24. 基本放大電路的組成原則：a. 發(fā)射結(jié)正偏，集電結(jié)反偏。b. 輸入回路的接法應該使輸入信號盡量不損失地加載到放大器的輸入端。c. 輸出回路的接法應該使輸出信號盡可能地傳送到負載上。25. 實現(xiàn)放大的條件晶體管必須偏置在放大區(qū)。發(fā)射結(jié)正偏，集電結(jié)反偏。正確設(shè)置靜態(tài)工作點，使整個波形處于放大區(qū)。輸入回路將變化的電壓轉(zhuǎn)化成變化的基極電流。輸出回路將變化的集電極電流轉(zhuǎn)化成變化的集電極電壓，經(jīng)電容濾波只輸出交流信號。26. 共射，共基和共集放大電路圖27. 靜態(tài)：放大電路不加輸

14、入信號，電路中各處的電壓、電流都是固定不變的直流量，這時電路處于直流工作狀態(tài)，簡稱靜態(tài)。直流通路：電容開路，電感短路，信號源短路，保留其內(nèi)阻交流通路：電容短路，電感開路28. 功放要求：a. 輸出功率盡可能大。b. 高效率c.非線形失真小d. 晶體管的散熱和保護29. 甲類功放，乙類互補對稱功放和甲乙類互補對稱功放特點和電路圖。恒流源的作用1. 恒流源相當于阻值很大的電阻。30. 頻率補償所謂頻率補償，就是指提高或降低某一特定頻率的信號的強度，用來彌補信號處理過程中產(chǎn)生的該頻率的減弱或增強。常用的有負反饋補償、發(fā)射極電容補償、電感補償?shù)取?1. 虛短：集成運放的兩個輸入端之間的電壓通常接近于零

15、，若把它理想化，則看做零，但不是短路，故稱“虛短” 。虛斷：集成運放的兩個輸入端幾乎不取用電流，如果把他理想化，則看作電流為零，但不是斷開，故稱“虛斷”32. 基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優(yōu)缺點，特別是廣泛采用差分結(jié)構(gòu)的原因。放大電路的作用：放大電路是電子技術(shù)中廣泛使用的電路之一，其作用是將微弱的輸入信號（電壓、電流、功率）不失真地放大到負載所需要的數(shù)值。放大電路種類：（1）電壓放大器：輸入信號很小，要求獲得不失真的較大的輸出壓，也稱小信號放大器；（ 2）功率放大器：輸入信號較大，要求放大器輸出足夠的功率，也稱大信號放大器。差分電路是具有這樣一種功能的電

16、路。該電路的輸入端是兩個信號的輸入，這兩個信號的差值，為電路有效輸入信號，電路的輸出是對這兩個輸入信號之差的放大。設(shè)想這樣一種情景，如果存在干擾信號，會對兩個輸入信號產(chǎn)生相同的干擾，通過二者之差，干擾信號的有效輸入為零，這就達到了抗共模干擾的目的。33. 鎖相環(huán)有哪幾部分組成？鎖相，顧名思義，就是將相位鎖住，把頻率鎖定在一個固定值上。鎖相環(huán)，就是將相位鎖定的回路。鎖相環(huán)由相位檢測器PD +分頻器 +回路濾波器+壓控振蕩器VCO，等組成。精品文檔精品文檔鎖相環(huán)的工作原理：1、壓控振蕩器的輸出經(jīng)過采集并分頻；2、和基準信號同時輸入鑒相器；3、鑒相器通過比較上述兩個信號的頻率差，然后輸出一個直流脈沖

17、電壓；4、控制 VCO，使它的頻率改變；5、這樣經(jīng)過一個很短的時間，VCO的輸出就會穩(wěn)定于某一期望值。鎖相環(huán)是一種相位負反饋系統(tǒng)，它利用環(huán)路的窄帶跟蹤與同步特性將鑒相器一端VCO的輸出相位與另一端晶振參考的相位保持同步，實現(xiàn)鎖定輸出頻率的功能，同時可以得到和參考源相同的頻率穩(wěn)定度。一個典型的頻率合成器原理框圖如圖所示。設(shè)晶振的輸出頻率為fr ，VCO輸出頻 率為 fo ，則它們滿足公式：34. 什么是零點漂移？怎樣抑制零點漂移？零點漂移，就是指放大電路的輸入端短路時，輸出端還有緩慢變化的電壓產(chǎn)生，即輸出電壓偏離原來的起始點而上下漂動。抑制零點漂移的方法一般有：采用恒溫措施；補償法（采用熱敏元件

18、來抵消放大管的變化或采用特性相同的放大管構(gòu)成差分放大電路）；采用直流負反饋穩(wěn)定靜態(tài)工作點；在各級之間采用阻容耦合或者采用特殊設(shè)計的調(diào)制解調(diào)式直流放大器等。35. 給出一個差分運放，如何相位補償，并畫補償后的波特圖一般對于兩級或者多級的運放才需要補償。一般采用密勒補償。例如兩級的全差分運放和兩級的雙端輸入單端輸出的運放，都可以采用密勒補償，在第二級（輸出級）進行補償。區(qū)別在于：對于全差分運放，兩個輸出級都要進行補償，而對于單端輸出的兩級運放，只要一個密勒補償。36. 頻率響應，如：怎么才算是穩(wěn)定的，如何改變頻率響應曲線的幾個方法頻率響應通常亦稱頻率特性，頻率響應或頻率特性是衡量放大電路對不同頻率

19、輸入信號適應能力的一項技術(shù)指標。實質(zhì)上，頻率響應就是指放大器的增益與頻率的關(guān)系。通常講一個好的放大器，不但要有足夠的放大倍數(shù)，而且要有良好的保真性能，即：放大器的非線性失真要小，放大器的頻率響應要好?！昂谩保褐阜糯笃鲗Σ煌l率的信號要有同等的放大。之所以放大器具有頻率響應問題，原因有二：一是實際放大的信號頻率不是單一的； ；二是放大器具有電抗元件和電抗因素。由于放大電路中存在電抗元件（如管子的極間電容，電路的負載電容、分布電容、耦合電容、射極旁路電容等），使得放大器可能對不同頻率信號分量的放大倍數(shù)和相移不同。如放大電路對不同頻率信號的幅值放大不同，就會引起幅度失真；如放大電路對不同頻率信號產(chǎn)生

20、的相移不同就會引起相位失真。幅度失真和相位失真總稱為頻率失真，由于此失真是由電路的線性電抗元件（電阻、電容、電感等）引起的，故不稱為線性失真。為實現(xiàn)信號不失真放大所以要需研究放大器的頻率響應。37. 畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。38. SRAM：靜態(tài) RAM； DRAM：動態(tài) RAM； SSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機訪問存儲器。它的一種類型的SRAM。SSRAM的所有訪問都在時鐘的上升/ 下降沿啟動。地址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關(guān)。這一點與異步SRAM不

21、同，異步 SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM： Synchronous DRAM同步動態(tài)隨機存儲器n 名詞 IRQ,BIOS,USB,VHDL,SDRSDR: Single Data RateIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description Language39. 壓控振蕩器的英文縮寫 (VCO)。名詞解釋，比如 PCI、 ECC、 DDR、interrupt 、 pipeline IRQ,

22、BIOS,USB,VHDL,VLSI VCO( 壓控振蕩器 ) RAM ( 動態(tài)隨機存儲器 ) ， FIR IIR DFT( 離散傅立葉變換 ) 或者是中文的，比如： a. 量化誤差 b. 直方圖 c. 白平衡40.LC 正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。電感三點式振蕩器和電容三點式振蕩器。41.什么是三態(tài)與非門(TSL)?答：三態(tài)與非門有三種狀態(tài)：(1) 門導通，輸出低電平。(2) 門截止，輸出高電平。(3) 禁止狀態(tài)或稱高阻狀態(tài)、懸浮狀態(tài)，此為第三態(tài)。三態(tài)門的一個重要用途，就是可向同一條導線( 或稱總線 Y) 上輪流傳送幾組不同的數(shù)據(jù)或控制信號，如圖2-17 所示。當

23、E1、 E2、E3 輪流接低電平時，Al 、Bl 、A2、B2、 A3、 B3 三組數(shù)據(jù)輪流按與非關(guān)系傳送到總線 Y 上；而當各門控制端E1、 E2、 E3為高電平時，門為禁止狀態(tài)，相當于與總線Y 斷開，數(shù)據(jù) A、 B不被傳送。42. 場效應管是電流、還是電壓控制器件？電壓控制器件43. 晶體管工作在放大區(qū)，發(fā)射結(jié)、集電結(jié)怎么偏置的發(fā)射結(jié)集電結(jié)放大區(qū)正偏反偏飽和區(qū)正偏正偏截至區(qū)反偏反偏44. 差分放大電路的功能：放大兩個輸入信號之差45. 在 CMOS電路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用P 管 還是 N管，為什么？46. 什么叫做 OTP片、掩膜片，兩者的區(qū)別何在？

24、（仕蘭微面試題目）OTP means one time program，一次性編程MTP means multi time program，多次性編程OTP（ One Time Program ）是 MCU的一種存儲器類型MCU按其存儲器類型可分為MASK(掩模 )ROM、OTP(一次性可編程 )ROM、 FLASHROM等類型。MASKROM的 MCU價格便宜，但程序在出廠時已經(jīng)固化，適合程序固定不變的應用場合；FALSHROM的 MCU程序可以反復擦寫，靈活性很強，但價格較高，適合對價格不敏感的應用場合或做開發(fā)用途；OTP ROM的 MCU價格介于前兩者之間，同時又擁有一次性可編程能力，適

25、合既要求一定靈活性，又要求低成本的應用場合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。47. 什么是集電極開路與非門 (OC門 )?答： OC 門和普通的TTL 與非門所不同的是，它用一個外接電阻RL 來代替由 VT3 、 VT4 組成的有源負載，實現(xiàn)與非門邏輯功能，OC 門邏輯功能靈活，應用廣泛。48. 什么是 TTL 集成電路 ?答： TTL 集成電路是一種單片集成電路。在這種集成電路中，一個邏輯電路的所有元器件和連線都制作在同一塊半導體基片上。由于這種數(shù)字集成電路的輸人端和輸出端的電路結(jié)構(gòu)形式采用了晶體管，所以一般稱為晶體管一晶體管(Transistor-tranSiS-tor Log

26、ic)邏輯電路，簡稱TTL 電路。49. 射極跟隨器精品文檔精品文檔射極跟隨器（又稱射極輸出器，簡稱射隨器或跟隨器）是一種共集接法的電路，它從基極輸入信號，從射極輸出信號。它具有高輸入阻抗、低輸出阻抗、輸入信號與輸出信號相位相同的特點。50. 戴維南定理：一個含獨立源、線性電阻和受控源的二端電路，對其兩個端子來說都可等效為一個理想電壓源串聯(lián)內(nèi)阻的模型。其理想電壓源的數(shù)值為有源二端電路的兩個端子的開路電壓，串聯(lián)的內(nèi)阻為 內(nèi)部所有獨立源等于零時兩端子間的等效電阻。51 窄溝道效應：由于邊緣場的影響，溝道區(qū)耗盡層在溝道寬度兩側(cè)向場區(qū)有一定的擴張。當溝道寬度較大時，耗盡層向兩側(cè)的擴展部分可以忽略；但是

27、溝道變窄時，邊緣場造成的耗盡層擴展變得不可忽略，這樣，耗盡層電荷量比原來計算的要大，這就產(chǎn)生了窄溝道效應52.MOS電路的特點：優(yōu)點 1.工藝簡單，集成度高。2.是電壓控制元件，靜態(tài)功耗小。3. 允許電源電壓范圍寬（3 18V）。 4. 扇出系數(shù)大，抗噪聲容限大。缺點：工作速度比TTL低 。53給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點的 rise/fall時間。54.電阻 R和電容 C 串聯(lián)，輸入電壓為R和 C之間的電壓，輸出電壓分別為C 上電壓和 R 上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當 RCT時，給出輸

28、入電壓波形圖，繪制兩種電路的輸出波形圖。55. 設(shè)計一個線形電源。要求：輸入 220V市電，輸出 12V 的直流電壓，輸出功率和效率不做要求，電路越簡單越好。56半導體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導體可以分為N 型和 P 型兩大類。N 型半導體中摻入的雜質(zhì)為磷等五價元素，磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價鍵時，多余的第五個價電子很容易擺脫磷原子核的束縛而成為自由電子，于是半導體中的自由電子數(shù)目大量增加，自由電子成為多數(shù)載流子，空穴則成為少數(shù)載流子。P 型半導體中摻入的雜質(zhì)為硼或其他三價元素，硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價鍵時，將因缺少一

29、個價電子而形成一個空穴，于是半導體中的空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。數(shù)字電路1. 組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)（有延時），與電路的原始狀態(tài)無關(guān)的邏輯電路。（無記憶）由與、或、非門組成的網(wǎng)絡(luò)，常見的有多路器，數(shù)據(jù)通路開關(guān)，加法器，乘法器等。時序邏輯：輸出不只是當前輸入邏輯電平的函數(shù)，還與電路目前所處的狀態(tài)有關(guān)的邏輯電路。（有記憶）由多個觸發(fā)器和多個組合邏輯塊組成的網(wǎng)絡(luò)，常見的有計數(shù)器，運算控制邏輯，指令分析和操作控制邏輯。2. 流水線設(shè)計：把規(guī)模較大，層次較多的組合邏輯分為幾個級，在每一級插入寄存器組并暫寸中間數(shù)據(jù)。在性能上的提高是以消耗較多的寄存

30、器資源為代價的。3. 同步時序邏輯：表示狀態(tài)的寄存器組的值只可能在唯一確定的觸發(fā)條件發(fā)生時改變，只能有時鐘的正跳沿或負跳沿出發(fā)的狀態(tài)機就是一例。異步時序邏輯：觸發(fā)條件有多個控制因素組成，任何一個因素的跳變都可以引起觸發(fā)。同步電路和異步電路的區(qū)別是什么？同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。4什么是 Setup和 Holdup 時間？（漢王筆試）建立時間 ( ) 是指

31、在觸發(fā)器的時鐘上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間( ) 是指在觸發(fā)器的時鐘上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。數(shù)據(jù)穩(wěn)定傳輸必須滿足建立時間和保持時間的要求，否則電路就會出現(xiàn)邏輯錯誤。在同步電路設(shè)計中一般采用D觸發(fā)器，異步電路設(shè)計中一般采用Latch5. 模數(shù)轉(zhuǎn)換器（ ADC）模數(shù)轉(zhuǎn)換指的是將輸入的模擬量轉(zhuǎn)換為數(shù)字量輸出，實現(xiàn)這種轉(zhuǎn)換功能的電路稱為模數(shù)轉(zhuǎn)換器，簡稱ADC（Analog Digital Converter）。ADC按工作原理的不同可分為直接ADC和間接 ADC。直接 AD

32、C有并聯(lián)比較型和逐次漸進型等，直接ADC的轉(zhuǎn)換速度快。間接ADC的轉(zhuǎn)換速度慢，如雙積分型ADC。并聯(lián)比較型ADC、逐次漸進型ADC和雙積分型 ADC各有特點，應用在不同的場合。高速且精度要求不高，可以選用并聯(lián)比較型ADC；低速、精度高且抗干擾強的場合，可以選用雙積分型ADC；逐次漸進型ADC兼顧了兩者的優(yōu)點，速度較快、精度較高、價格適中，應用較為普遍。AD轉(zhuǎn)換要經(jīng)過采樣、保持、量化和編碼等過程。采樣- 保持電路對輸入模擬信號進行采樣并保持，量化是對采樣信號進行分級，編碼則將分級后的信號轉(zhuǎn)換成二進制代碼。對模擬信號采樣時，必須滿足采樣定理。6. 數(shù)模轉(zhuǎn)換器常見的數(shù) - 模轉(zhuǎn)換電路（ DAC）有多

33、種類型：權(quán)電阻網(wǎng)絡(luò)DAC、倒 T 形電阻網(wǎng)絡(luò) DAC、權(quán)電流網(wǎng)絡(luò)DAC等。數(shù)模轉(zhuǎn)換器將輸入的二進制數(shù)字量轉(zhuǎn)換成與之成正比的模擬量；模數(shù)轉(zhuǎn)換器將輸入的模擬電壓轉(zhuǎn)換成與之成正比的二進制數(shù)字量A/D 轉(zhuǎn)換 =模擬 / 數(shù)字轉(zhuǎn)換，意思是模擬訊號轉(zhuǎn)換為數(shù)字訊號；D/A 轉(zhuǎn)換 =數(shù)字 / 模擬轉(zhuǎn)換，意思是數(shù)字訊號轉(zhuǎn)換為模擬訊號；ADC=模擬 / 數(shù)字轉(zhuǎn)換器， DAC=數(shù)字 / 模擬轉(zhuǎn)換器7.A/D 電路組成、工作原理。精品文檔精品文檔ADC電路通常由兩部分組成，它們是：采樣、保持電路和量化、編碼電路。其中量化、編碼電路是最核心的部件，任何ADC轉(zhuǎn)換電路都必須包含這種電路。ADC電路的形式很多，通?？梢圆?/p>

34、兩類：間接法：它是將采樣- 保持的模擬信號先轉(zhuǎn)換成與模擬量成正比的時間或頻率，然后再把它轉(zhuǎn)換位數(shù)字量。這種通常是采用時鐘脈沖計數(shù)器，它又被稱為計數(shù)器式。它的工作特點是：工作速度低，轉(zhuǎn)換精度高，抗干擾能力強。直接法：通過基準電壓與采樣- 保持信號進行比較，從而轉(zhuǎn)換位數(shù)字量。它的工作特點是：工作速度高，轉(zhuǎn)換精度容易保證。8. 組合電路與時序電路區(qū)別組合邏輯電路是具有一組輸出和一組輸入的非記憶性邏輯電路，它的基本特點是任何時刻的輸出信號狀態(tài)僅取決于該時刻各個輸入信號狀態(tài)的組合，而與電路在輸入信號作用前的狀態(tài)無關(guān)。組合電路是由門電路組成的，但不包含存儲信號的記憶單元，輸出與輸入間無反饋通路，信號是單向

35、傳輸，且存在傳輸延遲時間。組合邏輯電路的功能描述方法有真值表、邏輯表達式、邏輯圖、卡諾圖和波形圖等。時序邏輯電路與組合邏輯電路不同，在邏輯功能及其描述方法、電路結(jié)構(gòu)、分析方法和設(shè)計方法上都有區(qū)別于組合電路的明顯特點。在時序邏輯電路中，任意時刻的輸出信號不僅和當時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，這是時序邏輯電路在邏輯功能上的特點。因而時序邏輯電路必然包含存儲記憶單元電路。描述時序電路邏輯功能的方法有：三個方程（輸出方程、 驅(qū)動方程（或激勵函數(shù)） 、狀態(tài)方程）、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖等。9. 什么是 線與 邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個輸

36、出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc 門來實現(xiàn)，由于不用oc 門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。10. 你知道那些常用邏輯電平？ TTL 與 COMS電平可以直接互連嗎？（漢王筆試）常用邏輯電平： 12V， 5V，3.3V ； TTL和 CMOS不可以直接互連，由于TTL 是在 0.3-3.6V之間，而 CMOS則是有在 12V 的有在 5V的。 CMOS輸出接到 TTL是可以直接互連。TTL接到 CMOS需要在輸出端口加一上拉電阻接到5V 或者 12V。CMOS門的 VT= 0.5VDD ， TTL 門的 VT 一般在 1.0 1.4V 。CMOS門

37、輸出：高電平為VOH= VDD，低電平為VOL=0V。TTL門輸出：高電平為VOH=3.6V， 低電平為 VOL=0.3V。11. 如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。13. 設(shè)計一個一位的全加器（輸入加數(shù)A， B和低位的進位 CI，輸出 Y 和向高位進位 CO）要求使用器件為與門，或門，非門，異或門和同或門。

38、14.MOORE與 MEELEY狀態(tài)機的特征。（南山之橋）兩種典型的狀態(tài)機是摩爾（Moore）狀態(tài)機和米立（Mealy）狀態(tài)機。摩爾有限狀態(tài)機輸出只與當前狀態(tài)有關(guān)，與輸入信號的當前值無關(guān)，是嚴格的現(xiàn)態(tài)函數(shù)。在時鐘脈沖的有效邊沿作用后的有限個門延后，輸出達到穩(wěn)定值。即使在時鐘周期內(nèi)輸入信號發(fā)生變化，輸出也會保持穩(wěn)定不變。從時序上看，Moore 狀態(tài)機屬于同步輸出狀態(tài)機。Moore 有限狀態(tài)機最重要的特點就是將輸入與輸出信號隔離開來。Mealy 狀態(tài)機的輸出是現(xiàn)態(tài)和所有輸入的函數(shù)，隨輸入變化而隨時發(fā)生變化。從時序上看，Mealy 狀態(tài)機屬于異步輸出狀態(tài)機，它不依賴于時鐘。15. 什么是競爭與冒險？

39、怎樣判斷？如何消除？在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容16.給了 reg 的 setup,hold 時間，求中間組合邏輯的 delay 范圍。（飛利浦大唐筆試）Delay period - setup ? holdDelay T+T2max,T3holdT1min+T2min18.給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck-q,還有 clock 的 delay, 寫出決定最大時鐘的因素，同時給出表達式。（

40、威盛VIA 2003.11.06 上海筆試試題）19.說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。（威盛VIA 2003.11.06 上海筆試試題）T+TclkdealyTsetup+Tco+Tdelay;TholdTclkdelay+Tco+Tdelay;20.一個四級的 Mux, 其中第二級信號為關(guān)鍵信號如何改善timing 。（威盛 VIA2003.11.06上海筆試試題）21. 靜態(tài)和動態(tài)時序靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。它不

41、需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計進行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。動態(tài)時序模擬就是通常的仿真，因為不可能產(chǎn)生完備的測試向量，覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題；精品文檔精品文檔22. 給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）23. 觸發(fā)器有幾種（區(qū)別，優(yōu)點），全加器等。24. 什么是正負邏輯？在數(shù)字電路中，一般用高電平代表1、低電平代表0，即

42、所謂的正邏輯系統(tǒng)。反之，用高電平代表0、低電平代表1，即所謂的負邏輯系統(tǒng)。25. 化簡 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）26. 為什么一個標準的倒相器中 P管的寬長比要比 N 管的寬長比大？（仕蘭微電子）和載流子有關(guān)， P 管是空穴導電， N 管電子導電，電子的遷移率大于空穴，同樣的電場下，N 管的電流大于 P 管，因此要增大P 管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等28.時鐘周期為 T, 觸發(fā)器 D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延遲為

43、T2max,最小為 T2min。問，觸發(fā)器D2的建立時間T3 和保持時間應滿足什么條件。（華為）29. 畫出 CMOS的圖，畫出 tow-to-one mux gate。（威盛 VIA 2003.11.06上海筆試試題）30. 怎樣用 D 觸發(fā)器、與或非門組成二分頻電路？31名詞解釋： VLSI ， CMOS， EDA， VHDL ， Verilog ，HDL ， ROM ， RAM ， DRC， LVS ， SRAM ， DRAM ， FLSAH ， SSRAM ，SDRAM ，IRQ,BIOS,USB, SDR。由 PMOS 管和 NMOS 管共同構(gòu)成的互補型MOS 集成電路即為CMOSs

44、ram：靜態(tài)隨機存儲器，存取速度快，但容量小，掉電后數(shù)據(jù)會丟失；flash：閃存，存取速度慢，容量大，掉電后數(shù)據(jù)不會丟失；dram：動態(tài)隨機存儲器，必須不斷的重新的加強(REFRESHED)電位差量，否則電位差將降低至無法有足夠的能量表現(xiàn)每一個記憶單位處于何種狀態(tài)。價格比sram便宜，但訪問速度較慢，耗電量較大，常用作計算機的內(nèi)存使用；ssram：同步靜態(tài)隨機存儲器；SDRAM ：同步動態(tài)隨機存儲器； IRQ: Interrupt ReQuest； BIOS: Basic Input Output System； USB: Universal Serial Bus； SDR: Single D

45、ata Rate；壓控振蕩器的英文縮寫(VCO)。32簡述 CMOS工藝流程。33畫出 CMOS非門，與非門和或非門的電路，并畫出波形圖簡述其功能。非門工作原理：A 為高電平， T1 截止 T2 導通， L 為低電平，符合非邏輯關(guān)系。與非門工作原理：A 、 B 同為高電平時T1 、 T2 截止， T3 、 T4 導通， L 為低電平，符合與非邏輯關(guān)系。反之亦然。或非門工作原理：當A、 B 兩個輸入端均為低電平時，T1、 T2 截止， T 3、T 4 導通，輸出Y 為高電平；當A、 B 兩個輸入端中有一個為高電平時，T 1、T 2中必有一個導通，T3、 T 4 中必有一個截止，輸出為低電平。異或

46、門電路：精品文檔精品文檔同或門電路： NMOS 管的串聯(lián)可實現(xiàn)“與邏輯” ，并聯(lián)可實現(xiàn)“或邏輯” ，其輸出是該邏輯的反。每個 CMOS 門電路都由互補的NMOS 管和 PMOS 管組合而成，且兩互補的NMOS 管、 PMOS 管的柵極連接在一起作為輸入端。要實現(xiàn)“與邏輯” ，可將相應的NMOS 管組合串聯(lián)；要實現(xiàn)“或邏輯”，可將 NMOS 管組合并聯(lián)。 NMOS 管串聯(lián)時，其對應的PMOS 管一定并聯(lián)； NMOS 管并聯(lián)時，其對應的PMOS 管一定串聯(lián)。34 mos與非門，多余的輸入、輸出端該怎么接，懸空？接地？接高電位？門電路中多余的輸入端一般不要懸空，因為干擾信號易從這些懸空端引入，使電路

47、工作不穩(wěn)定。與門和與非門：多余輸入端接正電源或與有用輸入端并接或門和或非門：多余輸入端接地或與有用輸入端并接CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場合。TTL 電路輸入端懸空時相當于輸入高電平，CMOS電路多余輸入端不允許懸空。35. 用邏輯門和 cmos 電路實現(xiàn) ab+cd。36什么是 NMOS 、 PMOS 、？什么是增強型、耗盡型？什么是PNP、 NPN ？他們有什么差別？（仕蘭微面試題目）NMOS 是指溝道在柵電壓控制下p 型襯底反型變成n 溝道，靠電子的流動導電； PMOS 是指 n 型 p 溝道，靠空穴的流動導電。增強型是指不加柵源電壓時，F(xiàn)ET 內(nèi)部不存

48、在導電溝道，這時即使漏源間加上電源電壓也沒有漏極電流產(chǎn)生。耗盡型是指當柵源電壓為0 時， FET 內(nèi)部已經(jīng)有溝道存在，這時若在漏源間加上適當?shù)碾娫措妷海陀新O電流產(chǎn)生。PNP 由 2 塊 P 型半導體中間夾著一塊N 型半導體所組成，載流子以空穴為主；NPN 管是由 2 塊 N 型半導體中間夾著一塊P 型半導體所組成，載流子載流子以空穴為主。37. 畫出 Y=A*B+C 的 cmos 電路圖。38. 利用 4 選 1 實現(xiàn) F(x,y,z)=xz+yz.39.用波形表示 D 觸發(fā)器的功能。40. 用傳輸門和倒向器搭一個邊沿觸發(fā)器。41. 用邏輯門畫出 D 觸發(fā)器。42畫出 DFF 的結(jié)構(gòu)圖 ,

49、用 verilog 實現(xiàn)之。43畫出一種 CMOS 的 D 鎖存器的電路圖和版圖。精品文檔精品文檔44 D 觸發(fā)器和 D 鎖存器的區(qū)別。45用 D 觸發(fā)器做個4 進制的計數(shù)。46用一個二選一mux 和一個 inv 實現(xiàn)異或。47用與非門等設(shè)計全加法器。48. 史密斯特電路 ,求回差電壓。單片機、 MCU 、計算機原理1、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應用系統(tǒng)的設(shè)計原則。CPU ，片內(nèi) ROM/EPROM 、 RAM ，片內(nèi)并行 I/O 接口，片內(nèi) 16 位定時器 /計數(shù)器，片內(nèi)中斷處理系統(tǒng)，片內(nèi)全雙工串行I/O 口。原則：可靠性，操作

50、維護方便，性價比，設(shè)計周期短2、畫出 8031 與 2716（2K*8ROM ）的連線圖，要求采用三-八譯碼器， 8031的 P2.5,P2.4 和 P2.3 參加譯碼，基本地址范圍為3000H-3FFFH 。該 2716 有沒有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。 （仕蘭微面試題目）3、用 8051 設(shè)計一個帶一個8*16 鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）4、PCI 總線的含義是什么？PCI 總線的主要特點是什么？（仕蘭微面試題目）PCI 總線是一種不依附于某個具體處理器的局部高速同步總線。PCI 總線的主要性能：支持 10 臺外設(shè)總線時鐘頻

51、率33.3MHz/66MHz最大數(shù)據(jù)傳輸速率133MB/s時鐘同步方式與 CPU 及時鐘頻率無關(guān) 總線寬度32 位（ 5V ）/64 位（ 3.3V） 能自動識別外設(shè)特別適合與 Intel 的 CPU 協(xié)同工作5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）CPU 在執(zhí)行一個程序時，對系統(tǒng)發(fā)生的某個事件（程序自身或外界的原因）作出的一種反應：CPU 暫停正在執(zhí)行的程序，保留現(xiàn)場后自動轉(zhuǎn)去處理相應的事件，處理完該事件后，到適當?shù)臅r候返回斷點，繼續(xù)完成被打斷的程序。（如有必要，被中斷的程序可以在后來某時間恢復，繼續(xù)執(zhí)行。）6、（未知） What is PC Chipset? （揚智電子筆試）芯片

52、組（ Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU 的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP 插槽、 ECC 糾錯等支持。南橋芯片則提供對KBC （鍵盤控制器）、 RTC（實時時鐘控制器） 、 USB （通用串行總線）、 Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI （高級能源管理）等的支持。其中北橋芯片起著主導性的作用，也稱為主橋（Host Bridge ）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel 的 8xx 系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如