數(shù)字電路技術(shù)課程結(jié)課報(bào)告-數(shù)字電路的發(fā)展與未來(lái)

1、數(shù)字電路的發(fā)展與未來(lái)隨著電子技術(shù)的迅速發(fā)展， 一方面電子儀器設(shè)備的功能越來(lái)越復(fù)雜和先進(jìn)， 隨之便產(chǎn)生 了對(duì)高集成度、高可靠性、低功耗、低成本、體積小重量輕的數(shù)字集成電路的不斷需求，從 而產(chǎn)生了專用的數(shù)字集成電路ASIC(AppliedspcciticIntegrated Circuit) 。 ASIC的出現(xiàn)的確大幅度完善和提高了產(chǎn)品的這些性能， 同時(shí)增加了產(chǎn)品的保密性， 提高了產(chǎn)品的競(jìng)爭(zhēng)能力。 但是通常ASIC的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法，要么采用半定制電路設(shè)計(jì)方法并進(jìn)行 溜片驗(yàn)證，這勢(shì)必產(chǎn)生費(fèi)用高、風(fēng)險(xiǎn)大、設(shè)計(jì)麻煩、靈活性受限、周期長(zhǎng)等問(wèn)題，自然降低 產(chǎn)品的生命周期。因此，另一方面，由于

2、微電子技術(shù)、VLSI技術(shù)和CA技術(shù)促進(jìn)數(shù)字集成電路迅速發(fā)展的同時(shí)，使用戶要求 Ic 生產(chǎn)廠家提供各種方便的服務(wù)成為可能。集成技術(shù)的發(fā)展推動(dòng)了數(shù)字電路實(shí)驗(yàn)手段的吏新數(shù)字電路實(shí)驗(yàn)的發(fā)展是和計(jì)算機(jī)技術(shù) 與集成技術(shù)舯發(fā)展分不開(kāi)的，電路器件的發(fā)展促進(jìn)了實(shí)驗(yàn)內(nèi)容和實(shí)驗(yàn)手段的更新，因此看 必要對(duì)電路器件的現(xiàn)狀和發(fā)展進(jìn)行分析處理器和專用集成電路。隨著通訊和計(jì)算機(jī)拄術(shù)的發(fā)展，大規(guī)模數(shù)字電路實(shí)驗(yàn)、課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)的內(nèi)容 愈來(lái)愈復(fù)雜，規(guī)模愈來(lái)禽大，再用傳統(tǒng)盼實(shí)驗(yàn)手段和方法已無(wú)法滿足電路設(shè)計(jì)的要求，解 決的方法，一是使用微處理器，二是制作專用集成電路?；仗幚砥魇侵谱髟谝黄善系腃PU配以一定的程序(通卷固化于E

3、PII0M中)和一些附屬電路，原則上可以實(shí)現(xiàn)任意復(fù)雜的邏輯功能。由于不同系統(tǒng)的差別在于程序不同硬件結(jié)構(gòu)變化不大， 程序可以修改。 使用微處理器可以開(kāi)出各種大型實(shí)驗(yàn)。 其缺點(diǎn)： 一是速度低， 只適應(yīng)于低速的情況；二是數(shù)字電路實(shí)驗(yàn)教學(xué)的發(fā)展趨勢(shì)需要外圍輔助電路致使體積較大； 三是無(wú)法對(duì)程序可靠加密； 四是程序復(fù)雜， 編程時(shí)間較長(zhǎng)。 大規(guī)模專用集成電路 (ASIC) 體積 小，重量輕，功耗低，速度快，可靠性高。由于全定制的專用集成電路是專為某一數(shù)字系統(tǒng) 設(shè)計(jì)、 生產(chǎn)的集成電路， 只適應(yīng)于批量極大的成熟產(chǎn)品用作某種特定的用途， 因此它并不能 滿足數(shù)字電路實(shí)驗(yàn)教學(xué)多種課題的要求。近年來(lái)， 集成技術(shù)和半導(dǎo)

4、體工藝有了突破性的發(fā)展。 出現(xiàn)了一系列應(yīng)用廣泛、 發(fā)展迅猛 的新型集成電路。 現(xiàn)場(chǎng)可編程邏輯器件是工廠專門生產(chǎn)的一種半成品芯片， 使用者可通過(guò)計(jì) 算機(jī)和開(kāi)發(fā)工具將它 “做” 成完全符合自己特定要求的大規(guī)模專用集成電路， 因而可使數(shù)字 電路實(shí)驗(yàn)使用自行設(shè)計(jì)的專用集成電路成為現(xiàn)實(shí)。XILINX公司的現(xiàn)場(chǎng)可編程門陳列 (EPGA)邏輯器件，LATTICE公司的在系統(tǒng)可編程太規(guī)模集成(ispLSI)和可編程大規(guī)模集成(PLSI)邏 輯器件就是這種新型集成電路的典型代表。例如：1. FPGA器件及其開(kāi)發(fā)系統(tǒng)是開(kāi)發(fā)大規(guī)模數(shù)字集成電路的新技術(shù)它將半定制的門陣列電路的優(yōu)點(diǎn)和可綻程邏輯器件的用戶可綻程特性兩者結(jié)

5、合在一起， 可使設(shè)計(jì)的電子產(chǎn)品達(dá)到 小型化、 集成化并大大提高了可靠性。 它可利用計(jì)算機(jī)輔助設(shè)計(jì)， 繪出實(shí)現(xiàn)用戶邏輯的原理 圖( 包括電路圖和非電路圖 ) ，通過(guò)一系列編譯程序、 自動(dòng)布局布緩及模擬仿真等過(guò)程， 在滿 足用戶設(shè)計(jì)功能要求及定時(shí)關(guān)系后，生成二進(jìn)制文件，裝入EPROM對(duì)FPGA器件初始化。FPGA的出現(xiàn)使“身在實(shí)驗(yàn)富，生產(chǎn)集成塊”的夢(mèng)想成為現(xiàn)實(shí)。2. 在系統(tǒng)可編程 (ISP) ，是指在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上， 為重新構(gòu)造設(shè)計(jì)邏輯而對(duì)器件進(jìn)行編程或反復(fù)綻程的能力。常規(guī)PLD使用中通常是先編程后裝配而采用ISP技術(shù)的PLD,可以先裝配后編程， 做成產(chǎn)品后，還可以反復(fù)編程。采

6、用ISP技術(shù)之后，硬件設(shè)計(jì)可以變得象軟件那樣靈活而易于修改， 硬件的功能可以實(shí)時(shí)地加以更新或按預(yù)定的程序改變配置。LAT TICE的ispLSI和PLSI邏輯器件既有低密度 PLD使用方便、性能可靠等優(yōu) 點(diǎn)，又有FPG器件的高密度和靈活性。 在制造工藝上，LATTICE公司生產(chǎn)的PLD采用了 EzCOM 技術(shù)，剖造了非易失反復(fù)可編程邏輯它與基于SRA M的可編程器件不同，它可在掉電/上電后不需要重新編程， 程序可長(zhǎng)期駐留， 所以不需要單獨(dú)的存儲(chǔ)器件來(lái)存儲(chǔ)邏輯程序并可有 效加密。可編程邏輯器件的問(wèn)世和發(fā)展， 代表了數(shù)字系統(tǒng)的發(fā)展趨勢(shì)， 不管是XILINX公司的FPGA還是LATrlCE公司的is

7、pLSI和PLSI邏輯器件，在數(shù)字電路實(shí)驗(yàn)中與 TTL電路、PAL GA及門陣 列相比，都有以下一些優(yōu)點(diǎn)： 高密度。目前ispLSI / PLSI器件的集成度可達(dá)1, 000到14, 000門，F(xiàn)PG器件的集成 度高達(dá)25, 000門，可代替500個(gè)TTL電路和50個(gè)PAL器件。(2) 高速度XC3. 100A系列的FPGA!個(gè)可配置邏輯塊的延時(shí)僅為 lns2ns,可工作在300MH擬上的時(shí)鐘頻率.ispLSI / PLSI器件的系統(tǒng)速度可達(dá)154MHz(3) 低功耗?？删幊踢壿嬈骷膬H為幾百毫瓦,若用低功率模式,還可降低功耗。(4) 結(jié)構(gòu)靈活。芯片內(nèi)具有豐富的可編程資源,使用戶邏輯的實(shí)現(xiàn)十分方便,并允許設(shè) 計(jì)者以自己熟悉的方法設(shè)計(jì)所需的邏輯系統(tǒng)。(5) 可靠性高。(6) 器件具有較多的4/0引腳，而且這些I /O引腳可隨意被定義為輸入或輸出或雙向引腳，使用時(shí)一般不會(huì)象 PAL、GAI器件中那樣受I /O引腳數(shù)量的制約。(7) 可編程和反復(fù)可編程性。器件具有現(xiàn)場(chǎng)可編程特性,可直接用計(jì)算機(jī)通過(guò)軟件對(duì)設(shè) 計(jì)進(jìn)行修改和驗(yàn)證， 無(wú)需改動(dòng)印刷板，就可替換芯片內(nèi)的百己置， 達(dá)到修改，更新設(shè)計(jì)的目 的。反復(fù)無(wú)限次的編程，對(duì)器件沒(méi)有損傷。(8) 開(kāi)發(fā)軟件功能強(qiáng)大，設(shè)計(jì)輸入方法多樣，一個(gè)大規(guī)模數(shù)字系