XTENSA處理器調(diào)研

1、1. 背景介紹1.1.Tensilica 介紹Tensilica 是一個迅速成長的公司，公司主要產(chǎn)品是在專業(yè)性應(yīng)用程序微處理器上，為現(xiàn)今高容量嵌入式系統(tǒng)提供最優(yōu)良的解決方案。公司成立于1997 年 7 月，該公司的投資者包括三家聲名卓著的創(chuàng)投公司：Oak Investment Partners， Worldview Technology Partners和 Foundation Capital，與高科技電子業(yè)內(nèi)著名的五家公司：Cisco Systems，Inc，MatsushitaElectric Industrial Company Ltd ， Altera Corporation ， NE

2、C Corporation 和 Conexant Systems。Tensilica 的創(chuàng)始人為 Chris Rowen，同時也是第一任 CEO，他原來曾任職于 Intel，Stanford，MIPS， SGI 和 Synopsys，同時他也是可重構(gòu)處理思想的提出者和實踐者。Tensilica 公司創(chuàng)立的目的則是提供一種可以實現(xiàn)可重構(gòu)的、核基于ASIC 的、擁有對應(yīng)軟件開發(fā)工具的專用微處理器解決方法。通過前期技術(shù)上的發(fā)展以及三輪融資， Xtensa 處理器誕生了。圖 1 展示了 Tensilica 公司創(chuàng)業(yè)起步階段的發(fā)展狀況：圖 1： Tensilica 公司創(chuàng)業(yè)起步階段的發(fā)展狀況Tensil

3、ica 公司于 2013 年 3 月被 Cadence公司以 3.8 億的價格收購，為 Cadence在當時最大的一次收購。 Tensilica 公司 2012 年銷售額為 4400 萬美元，收購價超過其營業(yè)額的八倍，這也充分顯示了 Tensilica 公司的價值。1.2.SOC 處理器在如今復(fù)雜的 SOC 設(shè)計中可以看到有很多種的嵌入式處理器，從通用的處理器到專用的處理器。通用的嵌入式處理器雖然可以很好的處理各種的控制任務(wù)，但當遇到像神經(jīng)網(wǎng)路處理、基帶數(shù)據(jù)包處理、圖像處理、音頻處理以及信息加密處理這中復(fù)雜的大數(shù)據(jù)處理時，它們的結(jié)構(gòu)、處理方法以及帶寬的限制使其顯示出極大地劣勢。而且對于內(nèi)存大小

4、、 cache 尺寸和總線接口等的可選擇性較小，一般是通過提升頻率來提高性能，限制較大。芯片設(shè)計者也曾將目光轉(zhuǎn)向硬接線邏輯（設(shè)計RTL 級 blocks）來提升某些主要功能的性能。不過 RTL 設(shè)計的設(shè)計周期很長，而且驗證所花費的時間更長，同時它也缺少必要的可編程性和靈活性。Xtensa LX 系列處理器具有很強的可重構(gòu)性和可拓展性，是進行復(fù)雜密集型數(shù)字信號處理應(yīng)用的理想之選，而一個固化的RTL 應(yīng)用也只能作為其他選擇。Xtensa 處理器具有不同于其它傳統(tǒng)式的嵌入式處理器核心，改變了單芯片系統(tǒng)的設(shè)計規(guī)則。采用 Xtensa 的技術(shù)時，系統(tǒng)設(shè)計工程師可以挑選所需的單元架構(gòu)， 再加上自創(chuàng)的新指令

5、與硬件執(zhí)行單元，就可以設(shè)計出比其它傳統(tǒng)方式強大數(shù)倍的處理器核心。 Xtensa 生產(chǎn)器可以針對每一個處理器的特殊組合，自動有效地產(chǎn)生出一套包括操作系統(tǒng)，完善周全的軟件工具?？梢宰杂裳b組的 Xtensa 處理器，其設(shè)計方式彈性大，功效高，是所有高合成的單芯片系統(tǒng)的最佳選擇。它采用硬件可重構(gòu)加軟件編程的方式，既提升了處理器的運算性能又通過軟件便于實現(xiàn)控制 1 。2. Xtensa 處理器的結(jié)構(gòu)對于 Xtensa 處理器結(jié)構(gòu)，接下來分硬件結(jié)構(gòu)和指令集架構(gòu)兩部分分別介紹。2.1.Xtensa 處理器的硬件結(jié)構(gòu)純硬件的系統(tǒng)便于進行計算， 不便于實現(xiàn)控制，而軟件系統(tǒng)則正好相反（如圖 2），Xtensa處理

6、器正好利用了兩者的優(yōu)勢來進行處理器設(shè)計，它采用硬件可重構(gòu)加軟件編程的方式，既提升了處理器的運算性能又通過軟件便于實現(xiàn)控制。圖 2 軟硬件在計算和控制方面的優(yōu)劣勢2Xtensa LX7 處理器結(jié)構(gòu)如圖3 所示。圖 3 Xtensa LX7 處理器結(jié)構(gòu)圖 3由上圖可以看到， Xtensa LX7 處理器的硬件結(jié)構(gòu)包含基本模塊、可重構(gòu)模塊、可選擇模塊、用戶定義模塊、功能模塊、以及拓展模塊。 Xtensa LX7 處理器以基本模塊為核心， SOC 開發(fā)者可以根據(jù)需要的功能在功能模塊通過編碼或者圖形界面選擇相應(yīng)的模塊進行組合或者對可重構(gòu)模塊進行對應(yīng)重構(gòu)來優(yōu)化運算的性能，并能夠使用戶在較短的時間內(nèi)設(shè)計出面

7、向特定應(yīng)用的處理器?；灸K包含 Instruction Fetch/Decode模塊，用來進行指令的抓取和譯碼； Base ALU 模塊，是一個基本的 32 位的 ALU ；控制模塊和一些寄存器模塊，用來實現(xiàn)控制和寄存?？芍貥?gòu)模塊包含 Instruction/Data Memory Management and Error Protection 模塊，用來實現(xiàn)對指令和數(shù)據(jù)存儲器尺寸、奇偶校驗和 ECC 的重構(gòu)； Data Load/Store模塊，用來重構(gòu)Load/Store通路的位寬以及單雙向； Base Register File模塊，可重構(gòu) Register的尺寸；Processor

8、Interface Control 模塊，可以實現(xiàn)對接口不再對系統(tǒng)總線進行依賴 ,可以實現(xiàn)對 interface、port和 queue 的重構(gòu)； Write Buffer 模塊，可以實現(xiàn)對 1-32 個 buffer 的選擇； iDMA 模塊，通過重構(gòu)實現(xiàn)接口直接讀取處理器的本地數(shù)據(jù)；還有Instruction/Data 的一些存儲（ Cache、RAMs 和 ROMs）、一些寄存器（ Data-Address Watch Rrgisters、 Instruction-Address Watch Register）以及 timer 和中斷控制同樣是可充配置的。用戶自定義模塊包含 Design

9、er-Defined Functional Units，用來實現(xiàn)基礎(chǔ)功能之外的用戶自定義的一些功能； Designer-Defined Data Load/Store Unit，可以實現(xiàn)多路的 Load/Store 通路，提升性能。外部模塊包含連接在數(shù)據(jù)總線上的一些外設(shè)包括RAM 、DMA 、 Device 以及一些與端口接口相連的Memory。2.2.Xtensa 處理器的 ISA這個 32 位的 Xtensa LX7 處理器的結(jié)構(gòu)特色是有一套專門為嵌入式系統(tǒng)設(shè)計、精簡而高效能的16 與24 位指令集。其基本結(jié)構(gòu)擁有80 個RISC指令，其中包括32 位基本的ALU ， 6 個管理特殊功能的

10、寄存器，32 或 64 個普通功能 32 位寄存器。這些都設(shè)有加速運作功能的窗口。下面分別介紹一些Xtensa 處理器 ISA 的特性。32 位寄存器2.2.1. 基礎(chǔ)性質(zhì)Xtensa 處理器有大量的可重構(gòu)的選項，可以讓用戶獲取實現(xiàn)所需功能和性能的邏輯；高效能的 16/24 位指令集和用戶自定義的可變長度指令集（長度為 4-16bytes 的任意值）使內(nèi)存長度和性能達到最佳狀態(tài)； 選用 5-7 級 ISA 流水來對不同的內(nèi)存進行加速； 拓展的 DSP 也可實現(xiàn)最高 31 級流水；可選擇的隊列（ FIFO）、端口（ GPIO）和查找接口有著幾乎無限的I/O帶寬來進行數(shù)據(jù)的傳輸，不受系統(tǒng)帶寬的影響

11、；可以選擇通過硬件的預(yù)取來降低內(nèi)存的延遲；自動生成細粒度的門控時鐘可以實現(xiàn)功耗的降低；可以通過FLIX來實現(xiàn)指令的并行。2.2.2. 兼容性兼容性是 Xtensa 處理器 ISA 的根本，因為只有具有很強的兼容性才能很好的應(yīng)用到第三方的應(yīng)用軟件和開發(fā)工具上去。 所有的可重構(gòu)、 可拓展的 Xtensa 處理器都對主要的操作系統(tǒng)、調(diào)試工具以及輸入校驗設(shè)備兼容。同時所有版本的處理器都向上兼容，同時用戶自定義的指令可以重復(fù)使用。2.2.3. 拓展性Xtensa 處理器可以很方便的將指令無縫的添加到處理器的數(shù)據(jù)通路中。任何相關(guān)的 C 數(shù)據(jù)類型、軟件工具鏈和需要的進行綜合的 EDA 腳本都是自動生成。數(shù)據(jù)

12、通路、相關(guān)的指令以及 C 數(shù)據(jù)類型都是用 TIE （Tensilica Instruction Extension）語言來寫的。2.2.4. 可重構(gòu)性Xtensa 處理器提供預(yù)驗證的模塊， 當用戶的設(shè)計需要時隨時可以將其添加到設(shè)計中去，可以又快又好的實現(xiàn)所需設(shè)計。所有可重構(gòu)的選項如圖 4 所示。由圖可知可重構(gòu)的部分包含：在不同的應(yīng)用下選用不同的 DSP (HiFi DSPs for Audio/V oice/Speech，Vision P5 and P6DSPs for Imaging and Vision ，ConnX BBE16EP, BBE32EP and BBE64EP DSPs，F(xiàn)u

13、sion F1DSP，F(xiàn)usion G3 DSP),實現(xiàn) DSP 的重構(gòu)；多重自定義長度的 GPIO ports 對外設(shè)進行控制和監(jiān)測；Queue中的接口寬度可選擇； 32 位乘法器與 16 位的乘法器和 MAC ；單精度 /雙精度，標量 /矢量浮點數(shù)模塊的選擇；對于 VLIW 和一般的指令可以通過三路 64 位的 FLIX 實現(xiàn)交叉存取。圖 4 Xtensa LX7處理器最大范圍的可重構(gòu)選項2.2.5. 其他性能高低字節(jié)排序的可選擇； 1 或 2 個通用的 load/store unit，每個的尺寸為 32-，64-，128-，256-，512-bits 可選； 1-32 個輸入可選擇輸入

14、buffer； 多重自定義長度的接口是數(shù)據(jù)通過 FIFO 進出； FLIX 的長度可選，最高 128bits；數(shù)據(jù)和指定的 Cache采用 4 路組相連，最大為 128K，運用 write-back 和 write-through 的 cache寫入?yún)f(xié)議；可選擇的對本地內(nèi)存的奇偶校驗和 ECC。動態(tài)功耗和漏電流功耗較??；通過中斷控制來進行片上調(diào)試；可選擇的16 位處理器ID ，支持大規(guī)模并行陣列結(jié)構(gòu)；支持第三方的JTAG debug probe進行片上調(diào)試的硬件。3. 通過 Xtensa 處理器為 SOC設(shè)計增加靈活性和拓展性Cadence為 Soc 設(shè)計者提供可以通過軟件編程使其設(shè)計更加靈活

15、性和長壽命的解決方案，以及對于特定的應(yīng)用提供定制處理器。現(xiàn)在用戶可以通過TIE （ Tensilica InstructionExtension）語言設(shè)計一款功能、指令設(shè)定可拓展原始處理器設(shè)計者從未想過的特性。TIE 語言可以描述指令、 寄存器、拓展單元和 I/O ，然后這些會自動生成并添加到處理器中。 TIE 語言與 verilog 類似，用來描述希望的指令、操作數(shù)、編碼和執(zhí)行語義。 TIE 文件是 Xtensa處理器發(fā)生器的輸入文件， 處理器發(fā)生器自動的建立重構(gòu)的處理器和完整的軟件工具鏈，該軟件工具鏈包含所有的可重構(gòu)的功能和新的TIE 指令。TIE 語言可以讓用戶將產(chǎn)品性能提升和創(chuàng)造其獨特

16、性。 Xtensa 處理器的拓展性可以將優(yōu)化的特性添加或者應(yīng)用到任何需要優(yōu)化處理器成本、功耗、應(yīng)用性能的平臺上。3.1.靈活性就像你可以從一系列預(yù)先確定的功能選項中選擇特定的功能來提升處理器的性能，現(xiàn)在可以創(chuàng)造可以提升標準或者自定義算法指令以及更大的帶寬的數(shù)據(jù)接口。通過使用提供的工具，應(yīng)用的熱點可以被定義，同時添加用來更高性能處理這些熱點的指令，從而不再需要提升時鐘頻率或者重寫大量的軟件。3.2.獨一性對于通用處理器固化的功能，不同算法運算可能性能會有差異。通用處理器在進行通用計算時有優(yōu)勢，但是不擅長計算任何一個特定的算法。Xtensa 處理器為用戶提供了通過能夠加速特定算法的硬件來區(qū)別的高性

17、能的執(zhí)行各種算法（其思想如圖5 所示）。這意味著只要用戶定義的處理器達到了在相同軟件上執(zhí)行的性能，該設(shè)計就不可能被復(fù)制。圖 5 Xtensa LX7 處理器提供的添加用戶定義的功能和接口的思想3.3.通過 FLIX 進行并行操作由圖 5 可知，用戶自定義功能的實現(xiàn)是通過FLIX 。FLIX 結(jié)構(gòu)使得 Xtensa LX7 處理器稱為一個 VLIW處理器，如果需要可以實現(xiàn)2-30 的并行。 FLIX 指令的長度為4bytes 到16bytes 之間的任意值。這種可變長度的FLIX 指令可以與 Xtensa 處理器標準的 16/32 bits指令無縫混合，所以不會有模式轉(zhuǎn)換上的損失。圖 6 展示了

18、用戶使用 FLIX 創(chuàng)造 VLIW 進行 2-30 級的并行操作通過 FLIX （可變長度指令字） Xtensa 處理器可以除去在使用 VLIW 時指令寄存器的冗余損失。事實上，使用 FLIX 的 Xtensa 可以同時提供高性能和曉得代碼長度。 使用 FLIX 的損失是很小的，只是增加了 2000 個門用來進行指令的控制和譯碼，但是帶來的好處是很大的。Xtensa 的 C/C+編譯器自動的從源代碼中提取出并行操作并將多種操作加到FLIX 中，所以即使不通過額外的軟件資源同樣可以獲得并行計算好處。通過這種方法，一個three-issue的 Xtensa LX7 處理器在一個較低的頻率下運行也可以達到對應(yīng)其他設(shè)備在相當高時鐘頻率下的性能。圖 6. 用戶使用 FLIX 創(chuàng)造 VLIW 進行 2-30 級的并行操作還有關(guān)于接口的可重構(gòu)方法，以及對應(yīng)的軟件