微機(jī)原理周荷琴版第五章.ppt

1、第五章 存儲器系統(tǒng),存儲器的分類,存儲器的工作原理,存儲器的擴(kuò)展,新型存儲器技術(shù),5-1 存儲器的基本概念 一、存儲器的分類 1、按存儲介質(zhì)分類 半導(dǎo)體存儲器、磁表面存儲器、光表面存儲器 2、按存儲器的讀寫功能分類 只讀存儲器（ROM）、隨機(jī)存儲器(RAM） 3、按信息的可保存性分類 非永久性記憶的存儲器、永久性記憶的存儲器 4、按在微機(jī)系統(tǒng)中的作用分類 主存儲器、輔助存儲器、高速緩沖存儲器,半導(dǎo)體存儲器的分類（主存儲器,半導(dǎo)體存儲器,EEPROM,EPROM,PROM,掩膜式ROM,動態(tài)RAM DRAM,靜態(tài)RAM SRAM,可讀寫存儲器 RAM,只讀存儲器 ROM,Volatile mem

2、ory,Non-Volatile memory,二、 存儲器的基本性能指標(biāo) 1、存儲容量 （1）存儲容量=存儲器單元數(shù)每單元二進(jìn)制位數(shù) （2）換算關(guān)系： 1KB=210B=1024B 1MB=220B=1024KB 1GB=230B=1024MB 1TB=240B=1024GB 2、存取速度 （1）存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。時間越小，存儲速度越快。如DRAM：100ns200ns，SRAM：20ns40ns,2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。一般情況下，存取周期略大于存取時間。 3、功耗：存儲器耗電的多少，同時反映了其發(fā)熱的程度。 4、可靠性

3、：用平均故障間隔時間MTBF（Mean Time Between Failures）來衡量。MTBF越長，可靠性越高。 5、性價比：衡量存儲器經(jīng)濟(jì)性能好壞的綜合指標(biāo),三、 存儲系統(tǒng)的層次結(jié)構(gòu) 1、存儲系統(tǒng)的層次結(jié)構(gòu) 是指把各種不同存儲容量、存取速度和價格的存儲器按層次結(jié)構(gòu)組成多層存儲器，并通過管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中 2、常用的存儲系統(tǒng)的層次結(jié)構(gòu) 主要由高速緩沖存儲器Cache、主存儲器和輔助存儲器組成，如圖所示 3、解決CPU與主存儲器速度差所采取的措施 （1）CPU內(nèi)部設(shè)置多個通用寄存器 （2）采用多存儲模塊交叉存取 （3）采用高

4、速緩沖存儲器（Cache,將當(dāng)前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機(jī)制從主 存調(diào)入到CACHE中，CPU在取指令或讀取操作數(shù)時，同時對 CACHE和主存進(jìn)行訪問，如果CACHE命中，則終止對主存的訪 問，直接從CACHE中將指令或數(shù)據(jù)送到CPU處理。由于CACHE 的速度比主存快得多，因此，CACHE的使用大大提高了CPU讀 取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的,5-2 隨機(jī)存儲器RAM 一、靜態(tài)隨機(jī)存儲器（SRAM） 1、基本存儲電器 T1、T2：工作管 T3、T4：負(fù)載管 T5、T6：控制管,六管靜態(tài)RAM的工作原理,特點： 速度快，只要電源存在內(nèi)容就不會丟失。 由于基本

5、存儲電路由六個MOS管組成，集成度較低。 由于T1、T2中必有一個管子導(dǎo)通，功耗較大。 應(yīng)用： 高速緩沖存儲器（Cache memory）用它組成。 簡單的計算機(jī)應(yīng)用系統(tǒng)用SRAM作存儲器。電路結(jié)構(gòu)簡單,2、SRAM的組成 （1）存儲體： 由大量的基本存儲電路所組成。每個基本存儲電路存放一位二進(jìn)制信息，這些基本存儲電路的規(guī)則地組織起來（一般為矩陣結(jié)構(gòu)）就構(gòu)成了存儲體（存儲矩陣）。 存儲單元：由N個基本存儲電路構(gòu)成。一次可并行存取N位二進(jìn)制代碼。 存儲單元地址：為了便于信息的存取，給同一存儲體內(nèi)的每個存儲單元賦予一個惟一的編號，該編號就是存儲單元的地址。 存儲容量：存儲單元數(shù)并行存取位數(shù)，即2n

6、N。如1K4位、2K8位,2）地址譯碼電電路 對CPU從地址總線發(fā)送來的N位地址信號進(jìn)行譯碼，可以惟一地選中片內(nèi)某一存儲單元。 單譯碼方式：只用一個譯碼電路對所有的地址信號進(jìn)行譯碼，譯碼輸出的選擇線直接選中對應(yīng)的單元。 如1K4位的存儲器，用10選1譯碼（很難實現(xiàn)），1024條線 雙譯碼方式：行和列譯碼 10條地址線：行 5條，列5條譯碼后分別為32條線。即利用64條線就可訪問1024個單元。 （3）讀寫控制電路 接收CPU發(fā)來的相關(guān)控制信號，以控制數(shù)據(jù)的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對三態(tài)門的控制。主要有R/W、/CS等信號,雙譯碼存儲器電路,

7、3、SRAM的實例 典型的靜態(tài)RAM芯片有 6116（2KB8位）、6264（8KB8位）、62256（32KB8位）、628128（128KB8位）等 。 CMOS RAM芯片6264（8KB）： 主要引腳功能 工作時序 與系統(tǒng)的連接使用,6264芯片的主要引線,地址線：A0A12 數(shù)據(jù)線：D0D7 輸出允許信號：OE 寫允許信號：WE 選片信號：CE1、CE2,6264芯片與系統(tǒng)的連接,D0D7,A0,A12,WE,OE,CE1,CE2,A0,A12,MEMW,MEMR,譯碼 電路,高位地址信號,D0D7,二、 動態(tài)RAM（DRAM） 1、動態(tài)RAM存儲電路,2、動態(tài)RAM的刷新 為保持電

8、容中的電荷不丟失，必須對動態(tài)RAM不斷進(jìn)行讀出和再寫入。 3、動態(tài)RAM舉例,2164,4164的引腳功能及操作,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,N.C DIN WE RAS A0 A1 A2 GND,VCC CAS DOUT A6 A3 A4 A5 A7,2164DRAM (64K*1bit,A0 A7 地址線輸入引腳,RAS :行地址鎖存信號 CAS :列地址鎖存信號 WE :寫允許信號 DIN :數(shù)據(jù)輸入端(寫) DOUT :數(shù)據(jù)輸出端(讀) VCC :電源 +5V N.C :空的引腳,讀數(shù)據(jù)時:行地址加在A0 A7,再送RAS = 0,列地

9、址再加在A0 A7,再送CAS = 0,保持WE = 1,經(jīng)DOUT讀出,保持WE = 0,數(shù)據(jù)經(jīng)DIN寫入,主要引線,RAS：行地址選通信號。用于鎖存行地址 CAS：列地址選通信號 地址總線上先送上行地址，后送上列地址，它們 分別在RAS和CAS有效期間被鎖存在鎖存器中 DIN： 數(shù)據(jù)輸入 DOUT：數(shù)據(jù)輸出,WE=O 數(shù)據(jù)寫入 WE=1 數(shù)據(jù)讀出,WE：寫允許信號,DRAM2164芯片的操作時序,RAS CAS=1 行地址 2164刷新時序 圖中CAS保持無效，利用RAS鎖存刷新的行地址，進(jìn)行逐行刷新。DRAM要求每隔28ms刷新次（計算機(jī)中采用2ms） ，這個時間稱為刷新同期。在刷新同期

10、內(nèi)，DRAM不能進(jìn)行正常的讀寫操作。 刷新間隔：每隔15.6微秒刷新一次。由內(nèi)部8253定時器1定時控制，由DMA實現(xiàn),多路轉(zhuǎn)換器,A0 A7,A8 A15,A0 A7,RAS,RCS,WE,WE,WE,RD/WE,DIN,DOUT,DOUT,DOUT,DIN,DIN,D0 D7,時序電路 刷新電路,74LS245,64K1,八片,D0,D1,D7,動態(tài)RAM2164連接圖,74LS158,ADDSEL=0，A,A,B,5-3 只讀存儲器（ROM） 只讀存儲器（ROM）是一種工作時只能讀出，不能寫入信息的存儲器。在使用ROM時，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BI

11、OS程序等。只要一接通電源，這些程序就能自動地運行。 根據(jù)ROM信息寫入的方式，ROM可分為4種： 掩模型ROM：信息由芯片生產(chǎn)廠家寫入，用戶無法修改。 PROM：出廠時無信息，用戶采用專用設(shè)備寫入。一旦寫入，就不能再修改。 EPROM：用戶可用特定設(shè)備寫入，可用紫外光照將其內(nèi)容擦除，再重新寫入。 EEPROM：用特定的設(shè)備寫入，用一定的通電方式可擦除重寫,一、 掩膜只讀存儲器ROM,二、可編程只讀存儲器PROM,字選線,位選線,VCC,熔絲,出廠時為0，寫入時加以2050mA的電流，將熔絲燒斷，內(nèi)容為1。由于熔絲斷開后不能接通，故為一次性寫入。正常工作時由于電流較小，不足以燒斷熔絲,P溝道浮

12、柵MOS管EPROM的存儲電路,三、可編程可擦除只讀存儲器EPROM,控制柵,MOS管的柵極被SiO2包圍，稱為浮柵，控制柵連到字線，平時浮柵上沒有電荷，若控制柵上加正向電壓使管子導(dǎo)通，則ROM的信息為“1,EPROM芯片上方有一個石英玻璃窗口，當(dāng)用一定波長、一定光強(qiáng)的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。 一般照射2030分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除,典型芯片：Intel 2764 特性：8K8的EPROM芯片 28腳雙列直插式封裝 A12A0：地址線，輸入，連接地址總線，可尋址8K。 D7D0：數(shù)據(jù)線，編程時

13、輸入，讀出時數(shù)據(jù)輸出，連接數(shù)據(jù)總線。 /CE：片選信號（芯片允許），輸入，低電平有效，接地址譯碼器輸出。 /OE：輸出允許，低電平有效，接/RD端。 /PGM：編程脈沖控制端，輸入，接編程器控制信號。 VPP：編程時電壓輸入。有的廠家為12.5V，有的為17.5V、21V、25V等。 VCC：電源電壓，+5V。 GND：電源地,EPROM的4種工作方式：讀方式、編程方式、檢驗方式、備用方式。 讀方式：VPP端上加+5V電壓，/PGM和/CE端為低電平時，從地址線輸入所選單元，數(shù)據(jù)線上出現(xiàn)所尋單元的數(shù)據(jù)。 編程方式：用專用的編程器進(jìn)行，有編程軟件。 檢驗方式：與編程方式配合，每寫入一個字節(jié)的信息

14、，馬上對其檢驗，檢查是否正確。 備用方式：VPP上接+5V，只在/PGM端輸入一個高電平，此時數(shù)據(jù)端呈現(xiàn)高阻狀態(tài),1、2764 EPROM的引線及讀操作,O,O,O,RESET,MEMR,MEMR,O,D0 D7,A19,A18,A17,A16,A15,A14,A13,A12,A0,G1,G2A,G2B,C,B,A,O,O,Y0,CE,D0,D7,A0,A12,OE,GND,PGM,VPP,VCC,5V,74LS138,2764（8K8bit,8088 CPU 最大工作方式,VPP 編程電壓輸入 PGM編程脈沖輸入,2、8086 CPU 與EPROM 2764（8K8bit）的連結(jié),O,O,O

15、,O,O,O,O,O,D0 D7,D8 D15,A0,BHE,A0,A0,A12,A12,A1,A13,CE,CE,OE,OE,D0 D7,D0 D7,G1,G2B,G2A,C B A,A16 A15 A14,M/IO,RD,A19 A18 A17,Y7,1,0,1,0,0,1,74LS138,2764,2764,74lS20,CE：片選 OE：讀允,許,四、電可擦除可編程只讀存儲器EEPROM (Electrically EPROM,EPROM雖然可以多次編程，具有較好的靈活性，但在整個芯片中即使只有一個二進(jìn)制位需要修改，也必須將芯片從機(jī)器(或板卡)上拔下來利用紫外線光源擦除后重寫，因而給實

16、際使用帶來不便。 電可擦除可編程只讀存儲器EEPROM也稱E2PROM,EEPROM結(jié)構(gòu)示意圖,在EEPROM中，使浮動?xùn)艓想姾膳c消去電荷的方法與EPROM是不同的。 在EEPROM中，漏極上面增加了一個隧道二極管，它在第二柵極(控制柵)與漏極之間的電壓VG的作用下(實際為電場作用下)，可以使電荷通過它流向浮空柵，即起編程作用； 若VG的極性相反也可以使電荷從浮動?xùn)帕飨蚵O，即起擦除作用。編程與擦除所用的電流是極小的，可用普通的電源供給,與EPROM擦除時把整個芯片的內(nèi)容全變成“1”不同，EEPROM的擦除可以按字節(jié)分別進(jìn)行，這是EEPROM的優(yōu)點之一。 字節(jié)的編程和擦除都只需10ms，并且

17、不需要將芯片從機(jī)器上拔下以及諸如用紫外線光源照射等特殊操作，因此可以在線進(jìn)行擦除和編程寫入。 這特別適合在現(xiàn)代嵌入式系統(tǒng)中用EEPROM保存一些偶爾需要修改的少量數(shù)據(jù),8088 CPU與2864的連結(jié),O,O,O,A13,A16,A17,A19,D0 D7,A0 A1,A12,MEMW MEMR,D0 D7,A0 A1,A12,WE OE CE,可查詢或產(chǎn)生中斷,READY/BUSY,7406,74LS30,2864,片選CE, 讀允許OE 寫允許WE,8K8*bit,五、 閃存(FLASH,閃存也稱快擦寫存儲器，有人也簡稱之Flash。從基本工作原理上看，閃存屬于ROM型存儲器，但由于它又可

18、以隨時改寫其中的信息，所以從功能上看，它又相當(dāng)于隨機(jī)存儲器RAM。從這個意義上說，傳統(tǒng)的ROM與RAM的界限和區(qū)別在閃存上已不明顯,1) 閃存的主要特點 可按字節(jié)、區(qū)塊或頁面快速進(jìn)行擦除和編程操作，也可按整片進(jìn)行擦除和編程，其頁面訪問速度可達(dá)幾十至200ns； 片內(nèi)設(shè)有命令寄存器和狀態(tài)寄存器，因而具有內(nèi)部編程控制邏輯，當(dāng)進(jìn)行擦除和編程寫入時，可由內(nèi)部邏輯控制操作,采用命令方式可以使閃存進(jìn)入各種不同的工作方式，例如整片擦除、按頁擦除、整片編程、分頁編程、字節(jié)編程、進(jìn)入備用方式、讀識別碼等； 可進(jìn)行在線擦除與編程，擦除和編程寫入均無需把芯片取下； 某些產(chǎn)品可自行產(chǎn)生編程電壓(VPP)，因而只用VC

19、C供電，在通常的工作狀態(tài)下即可實現(xiàn)編程操作； 可實現(xiàn)很高的信息存儲密度,2) 閃存的單元電路結(jié)構(gòu) 若浮空柵上保存有電荷，則在源(S)、漏(D)極之間形成導(dǎo)電溝道，達(dá)到一種穩(wěn)定狀態(tài)，可以定義該基本存儲單元電路保存信息“0”； 若浮空柵上沒有電荷存在，則在源、漏之間無法形成導(dǎo)電溝道，為另一種穩(wěn)定狀態(tài)，可以定義它保存信息“1,閃存的基本存儲單元電路結(jié)構(gòu)、邏輯符號及存儲陣列,a)電路結(jié)構(gòu)及邏輯符號,b)存儲陣列,閃存的檫除與編程,a)擦除：從浮空柵移走電荷,b)編程：向浮空柵增加電荷,3) 閃存芯片舉例 閃存芯片的品種型號很多，下表列出了28F系列的幾種典型電路的型號、位密度及存儲容 量,幾種閃存電路

20、,28F256引腳信號,28F256 Flash Memory,A14A0,_WE,_OE,_CE,控制 信號,地址信號,數(shù)據(jù)信號,DQ7DQ0,28F256的內(nèi)部結(jié)構(gòu)框圖,六、新型存儲器 常用新型的存儲器有多體交叉存儲器、閃速存儲器、高速緩沖存儲器（Cache）、虛擬存儲器等，以解決CPU與主存之間的速度匹配和存儲容量問題。 1、 多體交叉存儲器 多體交叉存儲器是從改進(jìn)主存的結(jié)構(gòu)和工作方式入手，設(shè)法提高其吞吐率，使主存速度與CPU速度相匹配，其設(shè)計思想是在物理上將主存分成多個模塊，每一個模塊都包括一個存儲體、地址緩沖寄存器和數(shù)據(jù)緩沖寄存器等,2、 閃速存儲器 閃速存儲器是在EPROM和E2P

21、ROM的制造技術(shù)基礎(chǔ)上發(fā)展產(chǎn)生的一種半導(dǎo)體存儲器，具有價格便宜、集成度高、電可擦除性、可重寫性、非易失性等優(yōu)點。 3、 高速緩沖存儲器（Cache） 高速緩沖存儲器可以提高CPU訪問存儲器時的存取速度，減少處理器的等待時間，使程序員能使用一個速度與CPU相當(dāng)而容量與主存相當(dāng)?shù)拇鎯ζ鳌?4、 虛擬存儲器,5-4 存儲器與CPU的連接,存儲器與CPU連接時應(yīng)考慮的問題 CPU總線的負(fù)載能力 CPU的時序和存儲器的存取速度之間的配合 存儲器的地址分配和片選 控制信號的連接,一、存儲器的地址選擇 1、 地址譯碼器 CPU對存儲器進(jìn)行讀寫時，首先要對存儲芯片進(jìn)行選擇(稱為片選)，然后從被選中的存儲芯 片

22、中選擇所要讀寫的存儲單元。 片選是通過地址譯碼來實現(xiàn)的，74LS138是一種常用的譯碼器電路，其引腳和邏輯電路圖如圖所示,74LS138引腳和邏輯電路圖,74LS138的功能表,2、 地址譯碼的三種方式 (1) 全譯碼方式 全譯碼方式就是除了將地址總線的低位地址直接連至各存儲芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲芯片的片選信號。 采用全譯碼方式的優(yōu)點是存儲器中每一存儲單元都有惟一確定的地址。缺點是譯碼電路比較復(fù)雜(相對于部分譯碼)。 一個采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)如下圖所示,采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng),2,1,3,4,這種片選控制方式可

23、以提供對整個存儲空間的尋址能力，即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出(如圖中的Y4Y7)暫時不用，可留作需要時擴(kuò)充,各存儲芯片的地址范圍,2) 部分譯碼方式 所謂部分譯碼方式就是只選用地址總線高位地址的一部分(而不是全部)進(jìn)行譯碼，以產(chǎn)生各個存儲器芯片的片選信號,例如在前面圖所示的片選譯碼電路中，假設(shè)高位地址A19不參加譯碼，把譯碼器74LS138的G1端接+5V，則A19無論是“0”還是“1”，只要A18A1111110000，均能使74LS138的Y0輸出有效(為低電平)，從而選中存儲芯片1。 這樣，存儲芯片1的地址范圍就是 78000H787FFH(當(dāng)A190時)

24、或F8000HF87FFH(當(dāng)A191時)，即出現(xiàn)了一個存儲單元可以由兩個地址碼來選中的現(xiàn)象(其他存儲芯片的情況與此相同,我們稱這種一個存儲單元有多個地址與其對應(yīng)的現(xiàn)象為“地址重疊”。 上述是假設(shè)A19一位地址不參加譯碼，則一個存儲單元有兩個地址與其對應(yīng)。顯然，如果有n位地址不參加譯碼，則一個存儲單元將有2n個地址與其對應(yīng)。 它的優(yōu)點是片選譯碼電路比較簡單，缺點是存儲空間中存在地址重疊區(qū)，使用時應(yīng)予以注意,3) 線選方式 線選方式就是將地址總線的高位地址不經(jīng)過譯碼，直接將它們作為片選信號接至各存儲芯片的片選輸入端，即采用線選方式，根本不需要使用片選譯碼器。 下圖給出了一個采用線選方式實現(xiàn)片選控

25、制的示例原理圖,線選方式實現(xiàn)片選控制示例,_ CS,_ CS,A17A0,片內(nèi)地址,A19,A18,地 址 總 線,必須注意的是： A19和A18不能同時為0，否則，將會同時選中兩個存儲芯片，造成訪問存儲器操作錯誤。 即在采用線選方式的存儲系統(tǒng)中，軟件上必須保證在存儲器尋址時片選線中只能有一位有效(例如定義為邏輯“0”)，而不允許多于一位的片選線同時有效。否則，將導(dǎo)致存儲器操作的差錯,線選方式的突出優(yōu)點是無須使用片選譯碼器；缺點是存儲地址空間被分成了相互隔離的區(qū)段，造成地址空間的不連續(xù)(片選線多于一位為“0”以及片選線為全“1”的地址空間不能使用)，給編程帶來不便。 下圖給出了本例的地址空間分

26、布情形,線選方式的地址空間分布,A19 A18 A17 A0,0 0 0 0,1 0 1 1,1 0 0 0,0 1 1 1,1 1 0 0,0 0 1 1,0 1 0 0,1 1 1 1,不能使用（256K,存儲芯片I 地址空間(256K,存儲芯片II 地址空間(256K,不能使用（256K,另外，在采用線選方式時，如果某些地址線閑置不用(既不用作片內(nèi)地址，也不用作片選線)，則在地址空間中還會存在地址重疊現(xiàn)象。 線選方式通常適用于存儲容量較小且不要求存儲容量擴(kuò)充的小系統(tǒng)中,二、存儲器的數(shù)據(jù)線及控制線的連接,1、與控制總線的連接 最小模式：M/IO、RD、WR 最大模式：M/IO、MRDC、I

27、ORC等 2、與數(shù)據(jù)總線的連接 8086有數(shù)據(jù)總線16根，其中D15D8接高位地址，D7D0接低位地址。用A0選擇低位體，BHE選擇高位體,存儲器與8086數(shù)據(jù)線的連接,地 址 鎖存器,數(shù) 據(jù) 總 線 收發(fā)器,8086,A0A19,_ BHE,D0D15,A0,A1A19,_ BHE,數(shù)據(jù)總線(16位,D0D7,D8D15,地址總線,三、 存儲器擴(kuò)展,1、 位擴(kuò)展法 采用這種方法構(gòu)成存儲器時，各存儲芯片連接的地址信號、控制信號是相同的，而數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應(yīng)位上。 下圖給出的是按位擴(kuò)展法將8片4K1位的存儲芯片連接擴(kuò)展成4K8位(4KB)存儲器的邏輯結(jié)構(gòu)圖,用位擴(kuò)展法擴(kuò)展存儲器,存

28、儲器工作時，各芯片同時進(jìn)行相同的操作。在這種方式中，對存儲芯片實際上沒有選片的 要求，只進(jìn)行數(shù)據(jù)位數(shù)的擴(kuò)展，而整個存儲器的字?jǐn)?shù)(存儲單元數(shù))與單個存儲芯片的字?jǐn)?shù)是 相同的(如本例中兩者均為4K)。 在這種連接方式下，地址線的負(fù)載數(shù)等于芯片數(shù)，而數(shù)據(jù)線的負(fù)載數(shù)為1,2、 字?jǐn)U展法 字?jǐn)U展法也叫地址串聯(lián)法。利用這種方法進(jìn)行存儲器擴(kuò)展時，只在字的方向上進(jìn)行擴(kuò)充，而存儲器的位數(shù)不變。整個存儲器的位數(shù)等于單個存儲芯片的位數(shù)。這種方法將存儲器的地址分成兩部分，一部分(低位地址部分)接到各存儲芯片作為芯片的片內(nèi)地址，一部分(高位地址部分)經(jīng)過片選譯碼器譯碼后送到各存儲芯片的片選輸入端；各存儲芯片的數(shù)據(jù)線中的

29、對應(yīng)位連接在一起。 下圖所示的是用字?jǐn)U展法將8片2K8位的存儲芯片連接擴(kuò)展成容量為16K8位的存儲器的邏輯結(jié)構(gòu)圖,用字?jǐn)U展法擴(kuò)展存儲器,2,K,x,8,CS,WE,2,K,x,8,CS,WE,2,K,x,8,CS,WE,D,0,D,1,D,7,A,0,A,13,WE,A,11,A,13,D,0,D,1,D,7,D,0,D,1,D,7,D,0,D,1,D,7,Y,0,Y,7,3,8,譯碼器,A,0,A,10,由上圖可見，在這種連接方式下，直接作為片內(nèi)地址的低位地址線的負(fù)載數(shù)等于存儲芯片數(shù)，而參加片選譯碼的高位地址線的負(fù)載數(shù)為1；數(shù)據(jù)線的負(fù)載數(shù)也等于芯片數(shù)。 從負(fù)載角度看，字?jǐn)U展法不如位擴(kuò)展法好，

30、但位擴(kuò)展法中存儲器的總?cè)萘渴苄酒萘康南拗?3、 字位擴(kuò)展法 采用字位擴(kuò)展法，就是既在位方向上進(jìn)行擴(kuò)展，又在字方向上進(jìn)行擴(kuò)展，如下圖所示。 圖中的擴(kuò)展方法是選用8片2K1位的存儲芯片構(gòu)成2K8位的存儲組(位擴(kuò)展)，再用8個這樣的存儲組構(gòu)成16K8位的存儲器(字?jǐn)U展)，整個存儲器共計用了64片2K1位的存儲芯片,用字位擴(kuò)展法擴(kuò)展存儲器,四、 存儲器接口分析與設(shè)計舉例,存儲器接口分析：是指對于給定的現(xiàn)成存儲器接口電路，正確指出存儲器的存儲容量以及構(gòu)成該存儲器的各個存儲芯片的地址范圍； 存儲器接口設(shè)計：則是指根據(jù)給定的存儲芯片及存儲容量和地址范圍的要求，具體構(gòu)成(設(shè)計)所要求的存儲器子系統(tǒng)。顯然，它

31、是存儲器接口分析的相反的過程。 例1（存儲器接口分析）：已知一個存儲器子系統(tǒng)如下圖所示，試指出其中RAM和EPROM的存儲容量以及各自的地址范圍,A19A18A17A16A15A14A13A12A11A10A9A8A7A1A0 地址 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 F9000H 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 F97FFH 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 F9800H 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 F9FFFH 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 FD000H 1 1