《數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件》上課用第八章_清華.ppt_第1頁
《數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件》上課用第八章_清華.ppt_第2頁
《數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件》上課用第八章_清華.ppt_第3頁
《數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件》上課用第八章_清華.ppt_第4頁
《數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件》上課用第八章_清華.ppt_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、數(shù)字電子技術(shù)基礎(chǔ)（第五版）教學(xué)課件,劉伯恕 福州大學(xué)電氣工程與自動化學(xué)院 電工電子教學(xué)中心,第八章 可編程邏輯器件,第八章 可編程邏輯器件（PLD, Programmable Logic Device）,8.1 概述 一、PLD的基本特點 1. 數(shù)字集成電路從功能上有分為通用型、專用型兩大類,通用型,(74系列 4000系列等),專用型,2. PLD的特點：是一種按通用器件來生產(chǎn)，但邏輯功能是 由用戶通過對器件編程來設(shè)定的,為專門用途而設(shè)計 (成本高,用量少),二、PLD的發(fā)展和分類 EPROM是最早的PLD PAL 可編程陣列邏輯 FPLA 現(xiàn)場可編程陣列邏輯 GAL 通用陣列邏輯 EPLD

2、 可擦除的可編程邏輯器件 FPGA 現(xiàn)場可編程門陣列 ISP-PLD 在系統(tǒng)可編程的PLD,三、LSI中用的邏輯圖符號,8.3 PAL（Programmable Array Logic） 8.3.1 PAL的基本電路結(jié)構(gòu) 一、基本結(jié)構(gòu)形式 可編程“與”陣列+固定“或”陣列+輸出電路 最簡單的形式為： 二、編程單元 出廠時， 所有的交叉點均有熔絲,8.3.2 PAL的輸出電路結(jié)構(gòu)和反饋形式,一. 專用輸出結(jié)構(gòu),用途：產(chǎn)生組合邏輯電路,二. 可編程輸入/輸出結(jié)構(gòu),用途：組合邏輯電路， 有三態(tài)控制可實現(xiàn)總線連接 可將輸出作輸入用,三. 寄存器輸出結(jié)構(gòu),用途：產(chǎn)生時序邏輯電路,四. 異或輸出結(jié)構(gòu),時序邏輯電路 還可便于對“與-或”輸出求反,五. 運算反饋結(jié)構(gòu),時序邏輯電路 可產(chǎn)生A

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論