16QAM調(diào)制解調(diào)系統(tǒng)的FPGA實(shí)現(xiàn)

1、CENTRAL SOUTH UNIVERSITY 本科生畢業(yè)論文(設(shè)計) 題 目 QAM 通信系統(tǒng)接收端混頻與 解調(diào)器的設(shè)計及其 FPGA 實(shí)現(xiàn) 學(xué)生姓名 尹海明 指導(dǎo)教師 盛利元教授 學(xué) 院 物理科學(xué)與技術(shù)學(xué)院 專業(yè)班級 電子信息科學(xué)與技術(shù) 0805 班 完成時間 2012 年 6 月 7 日 摘要 QAM(Quadrature Amplitude Modulation)是一種新的調(diào)制技術(shù)，它在調(diào)制過 程中利用了相位和幅度兩維空間資源，比只利用單一維度空間資源的 PSK 和 ASK 調(diào)制方式頻譜利用率高，不僅如此，QAM 的星座點(diǎn)比 PSK 的星座點(diǎn)更分 散，星座點(diǎn)之間的距離因此更大，所以能

2、提供更好的傳輸性能。隨著第三代移 動通信的興起，傳輸容量增大，多進(jìn)制正交幅度調(diào)制 MQAM (Multiple Quadrature Amplitude Modulation)將得到更加廣泛的運(yùn)用。本文主要研究了基于 FPGA 的 16QAM 調(diào)制與解調(diào)的實(shí)現(xiàn)。首先說明了 QAM 調(diào)制和解調(diào)的原理， 用 SystemView 軟件建立 16QAM 調(diào)制解調(diào)系統(tǒng)模型，然后對各系統(tǒng)組成模塊分 析與仿真之后提出基于 FPGA 的 16QAM 調(diào)制與解調(diào)的總體設(shè)計方案。最后用 Verilog 語言編寫程序完成了整個系統(tǒng)的仿真，并對編好的程序其進(jìn)行了編譯調(diào) 試。文中詳細(xì)介紹了載波恢復(fù)、正交相干解調(diào)、FI

3、R 低通濾波器和采樣判決的 基本原理和設(shè)計方法。首先用 SystemView 對 16QAM 調(diào)制解調(diào)總體進(jìn)行了系統(tǒng) 仿真；然后用 Verilog 語言在 Quartus II 軟件平臺下完成了系統(tǒng)各功能模塊的編 寫、功能與時序仿真和綜合，最后把各模塊組成的頂層原理圖編譯成的程序下 載到 EP2C35F672C6N 芯片上，手動輸入基帶信號，經(jīng)過芯片處理后，基帶信 號得以有效恢復(fù)。 關(guān)鍵詞：關(guān)鍵詞：正交相干解調(diào)，混頻，F(xiàn)PGA，QAM，SystemView ABSTRACT QAM(Quadrature Amplitude Modulation) is a new modulation tec

4、hnique, because of the use of phase and amplitude two-dimensional space resources in the modulation process, it has a higher efficiency than PSK and ASK modulation witch use only a single dimension of space resources. Moreover, the QAM constellation points of PSK constellation points more dispersed,

5、 the distance between the constellation points is therefore, so it is able to provide better transmission performance. With the rise of third generation mobile communication and the transmission capacity increases, M-ary quadrature amplitude modulation of MQAM (Multiple quadrature the Amplitude Modu

6、lation) will be more widely used. This paper studies the realization of FPGA-based 16QAM modulation and demodulation. Firstly, the principle of QAM modulation is presented, and the modeling of the 16QAM modulation double s; for(i=0;i256;i+) s=sin(atan(1)*8*i/256); printf(%d:%x;n,i,(int)(s+1)*255/2);

7、 return 0; / 編譯環(huán)境：DEV C+軟件 / 將 sin 改成 cos 就能輸出余弦波形 ROM 值 / 模塊名稱：DDS（DDS 主程序） / 功能描述：輸出兩路正交波形 module dds(data,we,clk,ce,reset,sine,cose); input15:0 data; input we; input clk; input ce; input reset; output7:0 sine; output7:0 cose; reg15:0 ADD_A; reg15:0 ADD_B; reg7:0 cose_DR; reg7:0 sine_DR; wire15:0

8、data; wire7:0 ROM_A; wire7:0 cose_D; wire7:0 sine_D; assign cose=cose_DR; assign sine=sine_DR; assign ROM_A=ADD_B15:8; always(posedge clk or negedge reset) begin if(reset) ADD_A=0; else if(we) ADD_A=data; end always(posedge clk or negedge reset) begin if(reset) ADD_B=0; else if(ce) ADD_B=ADD_B+ADD_A

9、; end always(posedge clk or negedge reset) begin if(reset) cose_DR=0; else if(ce) cose_DR=cose_D-255/2; end always(posedge clk or negedge reset) begin if(reset) sine_DR=0; else if(ce) sine_DR=sine_D-255/2; end rom_cose cose1( .address(ROM_A), .clock(clk), .q(cose_D); rom_sine sine1( .address(ROM_A),

10、 .clock(clk), .q(sine_D); endmodule / 模塊名稱：VLevel（調(diào)制器電平轉(zhuǎn)換） / 功能描述：調(diào)制前將基帶信號轉(zhuǎn)換為三位二進(jìn)制電平值 module VLevel(b,l); input 1:0b; output 2:0l; reg 2:0r; assign l=r; always(b)begin case(b) 2b00:r=3b001; 2b01:r=3b011; 2b10:r=3b101; default:r=3b111; endcase end endmodule / 模塊名稱：VLevel0（解調(diào)器電平轉(zhuǎn)換） / 功能描述：解調(diào)時將三位二進(jìn)制電平值

11、轉(zhuǎn)化為基帶信息 module VLevel0(b,l); output 1:0b; input 2:0l; reg 1:0r; assign b=r; always(l)begin case(l) 3b001:r=2b00; 3b011:r=2b01; 3b101:r=2b10; 3b111:r=2b11; default:r=2bzz; endcase end endmodule / 模塊名稱：bustrans2（總線位寬轉(zhuǎn)換模塊） / 功能描述：調(diào)制端減法器后發(fā)射端總線位寬轉(zhuǎn)換 module bustrans2(bus1,bus2); input 10:0bus1; output 7:0b

12、us2; wire 10:0a; assign a=bus1/8; assign bus27:0=a7:0; endmodule / 模塊名稱：bustrans1（總線位寬轉(zhuǎn)換模塊） / 功能描述：解調(diào)端乘法器后總線位寬轉(zhuǎn)換 module bustrans1(bus1,bus2); input 15:0bus1; output 7:0bus2; wire 14:0a; assign a=bus114:0/128; assign bus27:0=a7:0; endmodule / 模塊名稱：bustrans（總線位寬轉(zhuǎn)換模塊） / 功能描述：解調(diào)端濾波器后總線位寬轉(zhuǎn)換 module bustra

13、ns(bus1,bus2); input 18:0bus1; output 7:0bus2; wire 18:0a; assign a=bus1/512; assign bus27:0=a7:0; endmodule / 模塊名稱：decision（采樣判決模塊） / 功能描述：將濾波器輸出電平值轉(zhuǎn)化為譯碼所需電平值 module decision(clk,b,l); input clk; input unsigned7:0l; output 2:0b; reg 2:0r; reg 1:0r0; reg 1:0count; assign b=r; always(posedge clk) begin count=count+1; r0=l/64; case(count) 3b10: case(r0) 2b00:r=3b001; 2b01:r=3b011; 2b10:r=3b101; default:r=3b111; endcase default:r=r; endcase end endmodule / 模塊名稱：no（反相模塊） / 功能描述：將-sin 載波所攜帶的基