基于Verilog的數(shù)模轉(zhuǎn)換器的設(shè)計(jì)

1、南 陽 理 工 學(xué) 院本科生畢業(yè)設(shè)計(jì)（論文）學(xué)院（系）： 電子與電氣工程學(xué)院 專 業(yè)： 電子信息工程 學(xué) 生： 王 曉 寧 指導(dǎo)教師： 曹 原 完成日期 2014 年 5 月南陽理工學(xué)院本科生畢業(yè)設(shè)計(jì)（論文）8位高速數(shù)模轉(zhuǎn)換器設(shè)計(jì) 英文題目 (8 bit high speed DAC)總計(jì)： 畢業(yè)設(shè)計(jì)（論文） 頁表 格： 個(gè)插 圖 ： 幅基于Verilog的數(shù)模轉(zhuǎn)換器的設(shè)計(jì) 摘 要數(shù)模轉(zhuǎn)換器是模擬與數(shù)字電路系統(tǒng)的轉(zhuǎn)換橋梁，通常是利用專用的數(shù)模轉(zhuǎn)換(DA)芯片來實(shí)現(xiàn)的。本文設(shè)計(jì)的是一種8位高速數(shù)模轉(zhuǎn)換器，設(shè)計(jì)方案確定了輸入方式為并行輸入，輸出為電流互補(bǔ)輸出，以實(shí)現(xiàn)高速的要求，然后在分析了轉(zhuǎn)換電路

2、的性能參數(shù)以后，采用主從一分段式的電流舵結(jié)構(gòu)來實(shí)現(xiàn)高速數(shù)模轉(zhuǎn)換，電流源應(yīng)用電流分裂技術(shù)，其中開關(guān)采用全差分電流開關(guān)。利用“自頂向下”的設(shè)計(jì)方法，采用Verilog AMS硬件描述語言和原理圖描述相結(jié)合的方式，設(shè)計(jì)了8位高速數(shù)模轉(zhuǎn)換器，并在Quartus 11軟件環(huán)境下對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行了編譯和時(shí)序仿真。關(guān)鍵詞數(shù)模轉(zhuǎn)換電路；Verilog硬件描述語言；并行串出； 模擬仿真； Design of the DAC based on VerilogAbstract: Digital to analog converter (DAC) is a bridge between the digital worl

3、d and the analog world , usually uses a dedicated D / A converter (D / A) chip to achieve of. This article was designed to be a 8-bit high speed DAC design to determine the input for the parallel input and output for the current complementary output, in order to achieve high-speed requirements, and

4、then analyzes the circuits performance parameters after conversion, with master-slave a sub-type structure to achieve high-speed current-steering digital-analog conversion, Current source application current splitting technique, which uses a fully differential current switch switches. One designs a

5、simple digital frequency meter system by taking advantage of the “top-down” design approach，and using the combination of Verilog- AMS hardware description language and schematic descriptionThen，one compiles and simulates the proposed project under the software environment in QuartusII.Key words：Digi

6、tal-analog converter circuit; Verilog hardware description language; parallel string out ；simulation。目錄1 引言數(shù)模轉(zhuǎn)換(DA)電路，是數(shù)字系統(tǒng)中常用的電路之一，它是把數(shù)字量轉(zhuǎn)變成模擬量的儀器，其主要作用是把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，通常是利用專用的數(shù)模轉(zhuǎn)換(DA)芯片來實(shí)現(xiàn)的。DAC0832是Analog Device公司生產(chǎn)的的8位數(shù)模轉(zhuǎn)換(DA)芯片，它是雙列直插式8位D/A轉(zhuǎn)換器。能完成數(shù)字量輸入到模擬量(電流)輸出的轉(zhuǎn)換。即數(shù)字信號(hào)被一位一位地寫入DAC0832數(shù)模轉(zhuǎn)換(DA)芯片中，

7、因此，DAC0832要與一個(gè)控制器配合使用才能發(fā)揮作用。常規(guī)的方法，是以CPU作為控制部件，通過軟件編程的方式來控制DAC0832，從而實(shí)現(xiàn)數(shù)模轉(zhuǎn)換功能的。軟件實(shí)現(xiàn)法雖然簡(jiǎn)單，但必將會(huì)占用大量的CPU時(shí)間，削弱了CPU實(shí)時(shí)處理能力，降低了系統(tǒng)的可靠性。針對(duì)以上情況，在此設(shè)計(jì)了基于可編程邏輯器件(F PGA)數(shù)模轉(zhuǎn)換電路，利用可編程邏輯器件(FP-GA)直接控制數(shù)模轉(zhuǎn)換(DA)芯片DAC0832進(jìn)行數(shù)模(DA)轉(zhuǎn)換，取代傳統(tǒng)的“CPU專用的數(shù)模轉(zhuǎn)換(DA)芯片”設(shè)計(jì)結(jié)構(gòu)，有利于提高系統(tǒng)的抗干擾能力和可靠性。1.1 本課題研究的意義 對(duì)于數(shù)模轉(zhuǎn)換器的設(shè)計(jì)，大部分是采用C語言以及單片機(jī)編程來實(shí)現(xiàn)的。

8、隨著數(shù)字電路技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，EDA技術(shù)取代了傳統(tǒng)的電子設(shè)計(jì)方法而成為數(shù)字電路設(shè)計(jì)的主要技術(shù)。突出表現(xiàn)了EDA技術(shù)的功能。而且通過本課題的研究，能夠掌握數(shù)模轉(zhuǎn)換器的實(shí)現(xiàn)方法，熟悉轉(zhuǎn)換器的工作過程，掌握數(shù)模轉(zhuǎn)換器在實(shí)際生活中的應(yīng)用方法，這樣也有利于了解轉(zhuǎn)換器的實(shí)現(xiàn)過程，掌握設(shè)計(jì)轉(zhuǎn)換器的算法，提高能力。同時(shí)也掌握EDA技術(shù)。1.2 國(guó)內(nèi)外研究現(xiàn)狀隨著數(shù)字技術(shù)，特別是計(jì)算機(jī)技術(shù)的飛速發(fā)展和普及，在現(xiàn)代控制、通信及檢測(cè)等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對(duì)信號(hào)的處理廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)。由于系統(tǒng)的實(shí)際對(duì)象一般是模擬量（如溫度、壓力、圖像等），要使計(jì)算機(jī)或者數(shù)字儀表能識(shí)別、處理這些信號(hào)，必須先把這

9、些虛擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。在數(shù)字模擬混合電路系統(tǒng)中，數(shù)模轉(zhuǎn)換器是不可缺少的關(guān)鍵電子元器件。當(dāng)前，為了適應(yīng)計(jì)算機(jī)、通訊和多媒體技術(shù)的飛速發(fā)展以及高新技術(shù)領(lǐng)域數(shù)字化進(jìn)程的不斷加快，數(shù)模轉(zhuǎn)換器在工藝、結(jié)構(gòu)和性能上都有了很大的變化，正朝著低功耗、高速度和高分辨率的方向發(fā)展。進(jìn)入20世紀(jì)90年代后，結(jié)合基于數(shù)模轉(zhuǎn)化器的設(shè)計(jì)，可編程邏輯集成電路技術(shù)也進(jìn)入飛速發(fā)展時(shí)期。器件的可編程門數(shù)超過了百萬門，并出現(xiàn)了內(nèi)嵌復(fù)雜功能模塊的SoPC。這種大規(guī)模可編程邏輯芯片的出現(xiàn)為單片機(jī)芯片重構(gòu)開辟了新的途徑。本課題就是要以FPGACPLD器件作為載體，以現(xiàn)代EDA技術(shù)為手段，應(yīng)用EDA技術(shù)實(shí)現(xiàn)一種固定信號(hào)格式的串并轉(zhuǎn)換，

10、利用Verilog-AMS語言對(duì)一塊可編程邏輯器件進(jìn)行編程實(shí)現(xiàn)單片機(jī)串行口輸出的串行數(shù)據(jù)到8位并行數(shù)據(jù)的轉(zhuǎn)換。目前，國(guó)內(nèi)ADC的結(jié)構(gòu)主要集中在全并行，積分型，逐次比較型等較低精度高速或低速高精度的結(jié)構(gòu)上，近些年來，隨著設(shè)計(jì)的環(huán)境，工藝條件的迅速改善，國(guó)內(nèi)有數(shù)家集成電路設(shè)計(jì)公司在開發(fā)模數(shù)轉(zhuǎn)換器電路產(chǎn)品，包括許多高等教育單位（如復(fù)旦大學(xué)專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室、東南大學(xué)、西安交通大學(xué)等）都在開展一些先進(jìn)技術(shù)。國(guó)外生產(chǎn)數(shù)模轉(zhuǎn)換器的最著名的廠家主要有（TI德州儀器、NS國(guó)家半導(dǎo)體等），研究實(shí)力比較強(qiáng)，擁有先進(jìn)的數(shù)模轉(zhuǎn)換系列芯片，占據(jù)高端芯片的大部分市場(chǎng)。1.3 本課題研究的主要內(nèi)容對(duì)數(shù)模轉(zhuǎn)換器

11、的理解和設(shè)計(jì)，首先將單片機(jī)分成幾個(gè)大的模塊，再向下劃分成功能單一的模塊。然后運(yùn)用硬件描述語Verilog語言對(duì)各個(gè)模塊進(jìn)行邏輯描述，同時(shí)應(yīng)用EDA集成開發(fā)工具Quartus II軟件提供的時(shí)模擬器對(duì)各個(gè)模塊(包括各子模塊和頂層模塊)的功能進(jìn)行軟件仿真。完成軟件真后下載到FPGACPLD器件中進(jìn)行硬件級(jí)的測(cè)試。課題采用Gw48-CK型EDA實(shí)箱對(duì)所設(shè)計(jì)的軟核模塊進(jìn)行硬件級(jí)的測(cè)試。箱內(nèi)的可編程邏輯器件是Alter司的FLEX 10K(屬于FPGA類型)系列器件中的EPFl0K10LC84-4由EPFlOKlOL84 4器件的邏輯門有限，以單獨(dú)完成了串行口等模塊的硬件級(jí)測(cè)試。2 數(shù)模轉(zhuǎn)換電路的概述2

12、.1 數(shù)模轉(zhuǎn)換器的基本原理與組成（1）D/A轉(zhuǎn)換器的基本工作原理數(shù)模轉(zhuǎn)換器是一種將二進(jìn)制數(shù)字量形式的離散信號(hào)轉(zhuǎn)換成以標(biāo)準(zhǔn)量（或參考量）為基準(zhǔn)的模擬量的轉(zhuǎn)換器數(shù)/模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正比的模擬量。數(shù)字量為：(D3D2D1D0)2(D323D222D121D020)10(1101) 2(123122021120)10模擬量為：uoK(D323D222D121D020)10uoK(123122021120)10 (K為比例系數(shù))（2）電路組成數(shù)模轉(zhuǎn)換電路基本上是由解碼網(wǎng)絡(luò)、模擬開關(guān)、求和放大器和基準(zhǔn)電源組成。如圖1所示。2.2 D/A轉(zhuǎn)換器的結(jié)構(gòu)根據(jù)加權(quán)網(wǎng)絡(luò)等部分實(shí)現(xiàn)方法不同，常見的DA轉(zhuǎn)

13、換器結(jié)構(gòu)可以分為電流型、電壓型和電荷型等。電流定標(biāo)型D/A轉(zhuǎn)換器分三種：權(quán)電阻型D/A轉(zhuǎn)換器、R-2R梯形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器、電流舵型DA轉(zhuǎn)換器。本設(shè)計(jì)采用電流舵型DA轉(zhuǎn)換器。高速數(shù)模轉(zhuǎn)換器一般采用電流舵結(jié)構(gòu)。電流舵型結(jié)構(gòu)的DA轉(zhuǎn)換器易于滿足高速度、高精度的要求；同時(shí)在DA轉(zhuǎn)換器的設(shè)計(jì)中，二進(jìn)制解碼電路簡(jiǎn)單，占用芯片面積小，有利于提高工作速度，但其匹配性差，有毛刺現(xiàn)象，易引入較大的DNL誤差，在高位時(shí)尤其嚴(yán)重，而溫度計(jì)解碼電路結(jié)構(gòu)具有良好的匹配性能，毛刺小，但其結(jié)構(gòu)復(fù)雜，面積和功耗相應(yīng)較大。因此為了優(yōu)化面積，提高性能，權(quán)衡兩者，高速DA轉(zhuǎn)換器設(shè)計(jì)般采用電流舵結(jié)構(gòu)，高位使用溫度計(jì)譯碼，低位使用二

14、進(jìn)制譯碼。本設(shè)計(jì)采用電流舵型DA轉(zhuǎn)換器。電流舵型DA轉(zhuǎn)換器，又稱電流源型DA轉(zhuǎn)換器，是用有源器件(一般是MOS管)構(gòu)成的電流源來提供加權(quán)電流。與電阻型加權(quán)DA轉(zhuǎn)換器相比，電流舵型DA轉(zhuǎn)換器速度非?？欤瑢?duì)開關(guān)的寄生參數(shù)不敏感。一般分段電流舵DA轉(zhuǎn)換器的整個(gè)電路由鎖存器、二進(jìn)制碼溫度計(jì)碼解碼電路、電流源陣列(包括二進(jìn)制加權(quán)電流源和溫度計(jì)加權(quán)電流源兩部分)、基準(zhǔn)電壓源，放大器等單元模塊組成。根據(jù)告訴電流舵數(shù)模轉(zhuǎn)換器的組成，得到如圖2-1的系統(tǒng)框圖電流源根據(jù)權(quán)系數(shù)不同，可分為二進(jìn)制加權(quán)型和一進(jìn)制加權(quán)型(溫度計(jì)型)。二進(jìn)制電流舵型DA轉(zhuǎn)換器的電路原理框圖如圖2所示。二進(jìn)制型電流舵DA轉(zhuǎn)換器的工作原理與電

15、阻加權(quán)型基本類似，只是用加權(quán)的電流源來代替加權(quán)的電阻來提供權(quán)電流。電流源提供加權(quán)電流可以通過兩種方式來實(shí)現(xiàn)。一種是改變電流源MOS的寬長(zhǎng)比，如最低位寬長(zhǎng)比為WL，高一位寬長(zhǎng)比為2WL，依次電流源MOS管的寬長(zhǎng)比按指數(shù)2向上增長(zhǎng)；二是改變相同尺寸MOS管的個(gè)數(shù)，最低位用1個(gè)，高一位用2個(gè)，向上個(gè)數(shù)按指數(shù)2增長(zhǎng)。后者的匹配性方面效果比前者好。圖2 二進(jìn)制電流型D/A轉(zhuǎn)換器一進(jìn)制加權(quán)型DA轉(zhuǎn)換器的電路原理框圖：一進(jìn)制電流舵加權(quán)型(溫度計(jì)型)DA轉(zhuǎn)換器（如圖3所示）先將二進(jìn)制編碼的數(shù)字輸入轉(zhuǎn)變?yōu)橐贿M(jìn)制碼(溫度計(jì)碼)，然后用一進(jìn)制編碼分別控制一個(gè)電流源流向負(fù)載或地。表1是2位二進(jìn)制編碼與一進(jìn)制轉(zhuǎn)換的真值

16、表。圖3 溫度計(jì)碼電流型D/A轉(zhuǎn)換器表1 二進(jìn)制碼-溫度計(jì)碼的真值表二進(jìn)制編碼對(duì)應(yīng)溫度計(jì)碼00000010011001111111與11位二進(jìn)制編碼相對(duì)應(yīng)的一進(jìn)制編碼有2n一1位，當(dāng)二進(jìn)制編碼換算成十進(jìn)制數(shù)為D時(shí)，一進(jìn)制編碼的低D位全部為1，其他全部為0。也就是隨著二進(jìn)制編碼逐漸增大，相應(yīng)的一進(jìn)制編碼的各位(從低位向高位)依次由0變?yōu)?。3 系統(tǒng)硬件的設(shè)計(jì)3.1 總體結(jié)構(gòu)設(shè)計(jì)通過上述介紹的D/A轉(zhuǎn)換器的一些常見結(jié)構(gòu)，我們深刻了解了他們各自的優(yōu)點(diǎn)和不足之處。對(duì)本設(shè)計(jì)的著眼點(diǎn)一8位和高速，我們需要選擇合適的結(jié)構(gòu)來實(shí)現(xiàn)這一目標(biāo)。首先，輸入方式從兩種輸入方式中選擇并行輸入，因?yàn)橄鄬?duì)于串行輸入方式來說，

17、并行數(shù)字輸入結(jié)構(gòu)最大的優(yōu)點(diǎn)是速度更快，雖然并行數(shù)字輸入結(jié)構(gòu)有電路復(fù)雜程度隨著分辨率的提高而增加的缺點(diǎn)，但是由于設(shè)計(jì)要求分辨率為8位，相對(duì)不高，而速度是要實(shí)現(xiàn)的主要參數(shù)要求，因此權(quán)衡兩方面，選擇并行數(shù)字輸入結(jié)構(gòu)。其次，輸出采用電流輸出作為所設(shè)計(jì)的D/A轉(zhuǎn)換器的輸出方式，由于電流輸出和電壓輸出相比，具有速度快的特點(diǎn)，若想把輸出電流轉(zhuǎn)變?yōu)殡妷?，則再加一級(jí)電流變電壓的電路即可。如前所述，D/A轉(zhuǎn)換器根據(jù)工作原理可分為電流定標(biāo)、電壓定標(biāo)和電荷定標(biāo)三種。電壓定標(biāo)D/A轉(zhuǎn)換器的一個(gè)嚴(yán)重的缺點(diǎn)是位數(shù)較多的D/A轉(zhuǎn)換器所需要的組件太多;電荷定標(biāo)D/A轉(zhuǎn)換器的缺點(diǎn)是當(dāng)轉(zhuǎn)換器位數(shù)較多時(shí)，需要的電容比會(huì)很大，并且大量的大電容會(huì)增大電路的面積。電