數(shù)字電路選擇填空.doc

第一章一、 一、選擇題1以下代碼中為無權碼的為 C 。 A. 8421BCD碼 B. 2421BCD碼 C. 余三碼 2以下代碼中為恒權碼的為 AB 。A.8421BCD碼 B. 2421BCD碼 C. 余三碼 3一位十六進制數(shù)可以用 C 位二進制數(shù)來表示。A. B. C. D. 164十進制數(shù)25用8421BCD碼表示為 B 。A.10 101 B.0010 0101 C.100101 D.101015在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是 CD 。A.（256）10 B.（127）10 C.（FF）16 D.（255）106與十進制數(shù)（53.5）10等值的數(shù)或代碼為 ABCD 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)88與八進制數(shù)(47.3)8等值的數(shù)為： AB A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)29. 常用的BCD碼有 CD 。A.奇偶校驗碼 B.格雷碼 C.8421碼 D.余三碼10與模擬電路相比，數(shù)字電路主要的優(yōu)點有 BCD 。A.容易設計 B.通用性強 C.保密性好 D.抗干擾能力強11. 以下表達式中符合邏輯運算法則的是 D 。 A.CC=C2 B.1+1=10 C.01 D.A+1=112. 邏輯變量的取值和可以表示： ABCD 。 A.開關的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無 13. 當邏輯函數(shù)有n個變量時，共有 D 個變量取值組合？ A. n B. 2n C. n2 D. 2n14. 邏輯函數(shù)的表示方法中具有唯一性的是 AD 。A .真值表 B.表達式 C.邏輯圖 D.卡諾圖15.F=A+BD+CDE+D= AC 。A. B. C. D.16.邏輯函數(shù)F= A 。A.B B.A C. D. 17求一個邏輯函數(shù)F的對偶式，可將F中的 ACD 。A .“”換成“+”，“+”換成“” B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”E.常數(shù)不變18A+BC= C 。A .A+B B.A+C C.(A+B)(A+C) D.B+C19在何種輸入情況下，“與非”運算的結果是邏輯0。 D A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是120在何種輸入情況下，“或非”運算的結果是邏輯0。 BCD A全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為121. 邏輯函數(shù)，當ABCD取值為( BD )時，F(xiàn)=1。A. 0100 B.0111 C.0101 D.1100二、 二、填空題1. 1. 數(shù)字信號的特點是在 時間 上和 幅值 上都是斷續(xù)變化的，其高電平和低電平常用 1 和 0 來表示。2. 2. 分析數(shù)字電路的主要工具是 邏輯代數(shù) ，數(shù)字電路又稱作 邏輯電路 。3. 3. 在數(shù)字電路中，常用的計數(shù)制除十進制外，還有 2 、 8 、 16 。4. 4. （10110010.1011）2=( 262.54 )8=( B2.B )165. 5. ( 35.4)8 =（11101.1）2 =( 29.5 )10=( 1D.8 )16=( 0010 1001.0100 )8421BCD6. 6. (39.75 )10=（ 100111.11 ）2=( 47.6 )8=( 27.C )167. 7. ( 5E.C)16=（ 1011110.11）2=( 136.6 )8=( 94.75 )10= (1001 0100.0111 0101 )8421BCD8. 8. ( 0111 1000)8421BCD =（ 1001110 ）2=( 116 )8=( 78 )10=( 4E )1610. 邏輯代數(shù)又稱為 布爾 代數(shù)。最基本的邏輯關系有 與、或、非 三種。常用的幾種導出的邏輯運算為與非 或非 與或非 同或 異或。11. 邏輯函數(shù)的常用表示方法有邏輯表達式 、 真值表 、 邏輯圖。12. 邏輯代數(shù)中與普通代數(shù)相似的定律有交換律 分配律 結合律。摩根定律又稱為 反演定律 。13. 邏輯代數(shù)的三個重要規(guī)則是代入規(guī)則 對偶規(guī)則 反演規(guī)則。14邏輯函數(shù)F=+B+D的反函數(shù)= A（C+） 。15邏輯函數(shù)F=A（B+C）1的對偶函數(shù)是 A+BC+0 。16添加項公式AB+C+BC=AB+C的對偶式為（A+B）(+C)（B+C）=（A+B）（+C） 。17邏輯函數(shù)F=+A+B+C+D= 1 。18邏輯函數(shù)F= 0 。19已知某函數(shù)的對偶式為+，則它的原函數(shù)為。 20. 己知某組合電路的輸入A、B與輸出Y的波形關系如下，則Y和A、B的邏輯關系是 AB 。 21邏輯函數(shù)F（A,B,C,）的卡諾圖如圖11所示，則該函數(shù)標準與或式F(A,B,C,)= 和最簡與或表達式F(A,B,C,)= +AC，最簡與非與非表達式為F，最簡或與表達式為F(+C )(A +)，最簡或非或非表達式為F；并在最簡與或表達式的基礎上分別用反演規(guī)則和對偶規(guī)則直接寫出 (A+C)(+) 和F =(+) (A+C)。第二章一、選擇題1. 三態(tài)門輸出高阻狀態(tài)時， ABD 是正確的說法。A.用電壓表測量指針不動 B.相當于懸空 C.電壓不高不低 D.測量電阻指針不動2. 以下電路中可以實現(xiàn)“線與”功能的有 CD 。A.與非門 B.三態(tài)輸出門 C.集電極開路門 D.漏極開路門3以下電路中常用于總線應用的有 A 。A.TSL門 B.OC門 C. 漏極開路門 D.CMOS與非門4邏輯表達式Y=AB可以用 CD 實現(xiàn)。A.正或門 B.正非門 C.正與門 D.負或門5TTL電路在正邏輯系統(tǒng)中，以下各種輸入中 ABC 相當于輸入邏輯“1”。A.懸空 B.通過電阻2.7k接電源C.通過電阻2.7k接地 D.通過電阻510接地6對于TTL與非門閑置輸入端的處理，可以 ABD 。A.接電源 B.通過電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)7要使TTL與非門工作在轉折區(qū)，可使輸入端對地外接電阻RI C 。A.RON B.ROFF C.ROFFRIRON D.ROFF8如右圖所示電路輸出信號的邏輯表達式可轉換成： C 。A、AB+CD B、ABCD C、 D、9、以下電路中可以實現(xiàn)“線與”功能的有 BC 。 A、傳輸門 B、集電極開路門 C、漏極開路門 D、三態(tài)門。第三章一、選擇題1若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 B 位。 A.5 B.6 C.10 D.502.一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 C 個。 A.1 B.2 C.4 D.163四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y= A 。A. B. C. D.4.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個。A.1 B.2 C.3 D.4 E.85在下列邏輯電路中，不是組合邏輯電路的有 D 。A.譯碼器 B.編碼器 C.全加器 D.寄存器6八路數(shù)據(jù)分配器，其地址輸入端有 C 個。A.1 B.2 C.3 D.4 E.87以下電路中，加以適當輔助門電路， B 適于實現(xiàn)單輸出組合邏輯電路。A.二進制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器8用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=09用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=，應 AB 。A.用與非門，Y= B.用與門，Y=C.用或門，Y= D.用或門，Y=第四章一、選擇題1.N個觸發(fā)器可以構成能寄存 B 位二進制數(shù)碼的寄存器。 A.2N B.N C. 2N1 D.2N2在下列觸發(fā)器中，有約束條件的是 C 。 A.主從JK F/F B.主從D F/F C.同步RS F/F D.邊沿D F/F3一個觸發(fā)器可記錄一位二進制代碼，它有 C 個穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.44存儲8位二進制信息要 D 個觸發(fā)器。A.2 B.3 C.4 D.85對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應使輸入T= BD 。A.0 B.1 C.Q D.6對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應使輸入T= AC 。A.0 B.1 C.Q D.7對于D觸發(fā)器，欲使Qn+1=Qn，應使輸入D= C 。A.0 B.1 C.Q D.8對于JK觸發(fā)器，若J=K，則可完成 C 觸發(fā)器的邏輯功能。A.RS B.D C.T D.T9欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 ABDE 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=10欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 ACE 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q11欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端 BCD 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=112欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 BCE 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=013欲使D觸發(fā)器按Qn+1=n工作，應使輸入D= D 。A.0 B.1 C.Q D.15下列觸發(fā)器中，沒有約束條件的是 D 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器17為實現(xiàn)將JK觸發(fā)器轉換為D觸發(fā)器，應使 A 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=二、填空題1觸發(fā)器有 2 個穩(wěn)態(tài)，存儲8位二進制信息要 8 個觸發(fā)器。2一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 0 且=0 的信號。3觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 Q=1 =0 ，0狀態(tài)為Q=0 =1，可見觸發(fā)器的狀態(tài)指的是 Q 端的狀態(tài)。4一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 RS=0 。5在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉的現(xiàn)象稱為觸發(fā)器的空翻 ，觸發(fā)方式為 主從式 式或 邊沿式 式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。第五章一、選擇題1下列邏輯電路中為時序邏輯電路的是 C 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器2. N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為 D 的計數(shù)器。 A.N B.2N C.N2 D.2N3. N個觸發(fā)器可以構成能寄存 B 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N4同步時序電路和異步時序電路比較，其差異在于后者 B 。 A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關5一位8421BCD碼計數(shù)器至少需要 B 個觸發(fā)器。A.3 B.4 C.5 D.106.欲設計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設計合理，采用同步二進制計數(shù)器，最少應使用 B 級觸發(fā)器。A.2 B.3 C.4 D.873位移位寄存器，串行輸入時經(jīng) C 個脈沖后，3位數(shù)碼全部移入寄存器中。A.1 B.2 C.3 D.48用二進制計數(shù)器從0做加法計數(shù)，計到十進制數(shù)178，則最少需要 D 個觸發(fā)器。A.2 B.6 C.7 D.8 E.109.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為 AB 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB10若四位同步二進制加法計數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=1100，則經(jīng)過200個脈沖后，它的狀態(tài)為 D 。A. 0001 B.0110 C.1010 D.0100二、填空題1寄存器按照功能不同可分為兩類：移位 寄存器和 數(shù)碼 寄存器。2數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時序邏輯電路 。3由四位移位寄存器構成的順序脈沖發(fā)生器可產(chǎn)生 4 個順序脈沖