集成電路工藝總結(jié).doc

4#210宿舍 集體版總結(jié)引言第一只晶體管第一只晶體管, AT&T Bell Lab, 1947第一片單晶鍺, 1952第一片單晶硅, 1954 (25mm，1英寸)第一只集成電路（IC）, TI, 1958第一只IC商品, Fairchild, 1961摩爾定律晶體管最小尺寸的極限價格保持不變的情況下晶體管數(shù)每12月翻一番，1980s后下降為每18月翻一番；最小特征尺寸每3年減小70%價格每2年下降50%；IC的極限硅原子直徑: 2.35 ；形成一個器件至少需要20個原子；估計晶體管最小尺寸極限大約為50 或0.005um，或5nm。電子級多晶硅的純度一般要求含si99.9999以上，提高純度達到99.999999999.999999999%（9-11個9）。其導(dǎo)電性介于10-4-1010 。電子級高純多晶硅以9N以上為宜。1980s以前半導(dǎo)體行業(yè)的模式1980s以前：大多數(shù)半導(dǎo)體公司自己設(shè)計、制造和測試IC芯片，如Intel，IBM1990s以后半導(dǎo)體行業(yè)的模式F&F模式，即Foundry(代工)+Fabless(無生產(chǎn)線芯片設(shè)計),什么是Foundry 有晶圓生產(chǎn)線，但沒有設(shè)計部門；接受客戶訂單，為客戶制造芯片；IC流程圖: 接受設(shè)計訂單芯片設(shè)計EDA編輯版圖將版圖交給掩膜版制造商制造晶圓芯片測試芯片封裝硅片制備與高溫工藝單晶生長：直拉法 區(qū)熔法高溫工藝:氧化，擴散，退火。Si集成電路芯片元素組成半導(dǎo)體（襯底與有源區(qū)）：單晶Si雜質(zhì)（N型和P型）：P (As)、B導(dǎo)體（電極及引線）：Al、Wu（Cu 、Ti）、poly-Si絕緣體（柵介質(zhì)、多層互連介質(zhì)）：SiO2、Si3N4硅的重要性儲量豐富，便宜；（27.6）SiO2性質(zhì)很穩(wěn)定、良好介質(zhì)，易于熱氧化生長；較大的禁帶寬度（1.12eV），較寬工作溫度范圍硅提純 I的工藝步驟、化學(xué)反應(yīng)式及純度從石英砂到硅錠石英砂（SiO2)冶金級硅(MGS)HCl與MGS粉反應(yīng)形成TCS（trichlorosilane：氯硅烷）利用汽化和冷凝提純TCSTCS與H2反應(yīng)形成多晶硅(EGS)熔融EGS和拉單晶硅錠從硅錠到硅片單晶硅錠整型切片磨片倒角刻蝕拋光清洗檢查包裝化學(xué)反應(yīng)式硅提純I多晶硅淀積直拉法的拉晶過程拉晶過程熔硅引晶（下種）收頸放肩直拉法的拉晶過程中收頸的作用目的：抑制位錯從籽晶向晶體延伸直拉法與區(qū)熔法的對比直拉法，更為常用(占75以上)便宜更大的圓片尺寸(300mm已生產(chǎn))剩余原材料可重復(fù)使用位錯密度：0104cm2區(qū)熔法高純度的硅單晶(不使用坩鍋)（電阻率2000-mm）成本高，可生產(chǎn)圓片尺寸較小(150mm)主要用于功率器件位錯密度：103105cm2定位邊或定位槽的作用識別晶向、導(dǎo)電類型及劃片方向 硅片（晶錠）機械加工定位的參考面；硅片裝架的接觸位置外延的定義：外延、外延層、外延片、同質(zhì)外延、異質(zhì)外延外延層：單晶襯底上單晶薄膜層外延：同質(zhì)外延和異質(zhì)外延同質(zhì)外延：襯底與外延層為相同晶體，晶格完全匹配異質(zhì)外延：襯底與外延層為不同晶體，晶格不匹配雙極晶體管（電路）和CMOS器件（電路）中外延層的應(yīng)用雙極晶體管（電路）中外延層的應(yīng)用高阻的外延層可提高集電結(jié)的擊穿電壓低阻的襯底（或埋層）可降低集電極的串聯(lián)電阻CMOS器件（電路）中外延層的應(yīng)用 減小pnpn寄生閘流管效應(yīng)降低漏電流Si外延的源材料Si源氣體：SiH4(硅烷), SiH2Cl2(二氯硅烷), SiHCl3(三氯硅烷), SiCl4(四氯硅烷) 摻雜劑N型摻雜劑：PH3, AsH3P型摻雜劑：B2H6分子束外延（MBE）的特點高溫工藝設(shè)備小結(jié)高溫工藝通常使用爐管反應(yīng)室；反應(yīng)爐通常由控制系統(tǒng)、氣體輸運系統(tǒng)、反應(yīng)腔、裝卸片系統(tǒng)和尾氣處理系統(tǒng)構(gòu)成立式爐管使用最廣泛，因為其占地面積小、污染控制好、維護量小溫度控制的精確性和均勻性對于高溫工藝的成功至關(guān)重要氧化膜在IC中的應(yīng)用摻雜阻擋層表面鈍化(保護) 隔離層?xùn)叛趸瘜覯OS電容的介質(zhì)材料各種氧化層在工藝中的應(yīng)用、厚度及工藝摻雜阻擋氧化層應(yīng)用Much lower B and P diffusion rates in SiO2than that in SSiO2can be used as diffusion mask表面鈍化(保護)氧化層應(yīng)用Pad Oxide襯墊（緩沖）氧化層, Screen Oxide屏蔽氧化層Sacrificial Oxide犧牲氧化層, Barrier Oxide阻擋氧化層Normally thin oxide layer (150) to protect silicon defects from contamination and over-stress器件隔離氧化層應(yīng)用Electronic isolation of neighboring devicesBlanket field oxideLocal oxidation of silicon (LOCOS)Thick oxide, usually 3,000 to 10,000 柵氧化層應(yīng)用Gate oxide: thinnest and most critical layerCapacitor dielectric1號液和2號液的配方及作用SC-1NH4OH:H2O2:H2O with 1:1:5 to 1:2:7 ratio at 70 to 80to remove organic contaminants.(1號液)SC-2-HCl:H2O2:H2Owith 1:1:6 to 1:2:8 ratio at 70 to 80 to remove inorganic contaminates.(2號液)顆粒、有機粘污、無機粘污及本征氧化層的清洗Pre-oxidation（預(yù)氧化） Wafer Clean Organic（有機）RemovalStrong oxidants remove organic residuesH2SO4:H2O2or NH3OH:H2O2followed by DI H2O rinse. High pressure scrub or immersion in heated dunk tank followed by rinse, spin dry and/or dry bake (100 to 125 C).Pre-oxidation Wafer Clean Inorganic（無機）RemovalHCl:H2OImmersion (浸入)in dunk tank followed by rinse, spin dry and/or dry bake (100 to 125)Pre-oxidation Wafer Clean Native Oxide Removal（本征氧化層）HF:H2OImmersion(浸入)in dunk tank or single wafer vapor etcher followed by rinse, spin dry and/or dry bake (100 to 125)SiO2生長的迪爾-格羅夫模型干氧氧化和濕氧氧化的特點與應(yīng)用干（氧）氧化氧化劑：干燥的O2Si+O2SiO2O來源于提供的氧氣；Si來源于襯底硅圓片O2通過表面已有的氧化層向內(nèi)擴散并與Si反應(yīng)生長SiO2氧化膜越厚，生長速率越低干氧化速率最低濕（氧）氧化氧化劑：O2攜帶H2OSi+O2SiO2Si+ 2H2O SiO2+ 2H2濕氧化的生長速率介于水汽氧化與干氧化之間實際氧化工藝：干氧+濕氧+干氧氧化工藝應(yīng)用干氧化，薄氧化層（1000A）MOS柵氧化層（30120A）-襯墊氧化層（100200A），-屏蔽氧化層（200A），犧牲氧化層（1000A），等等濕氧化，厚氧化層場氧化層（30005000A）擴散掩膜氧化層（4001200A）摻氯氧化的作用Cl 可以減少氧化層中的可動離子（如Na+）MOS柵極氧化中廣泛采用氧化速率提高（15）影響氧化速率的因素溫度濕氧化或干氧化厚度壓力硅片晶向(或)硅中雜質(zhì)氧化速率與溫度氧化速率對溫度很敏感，指數(shù)規(guī)律溫度升高會引起更大的氧化速率升高氧化速率與圓片晶向表面的氧化速率高于表面原因：表面的Si原子密度高氧化速率與雜質(zhì)濃度摻雜濃度越高，氧化層生長速率越高Si-SiO2界面特性替位式擴散、間隙式擴散、擴散系數(shù)在Si-SiO2界面有四種不同類型的電荷：（1）可動離子電荷（2）氧化層固定電荷（3）界面陷阱電荷（4）氧化層陷阱電荷雜質(zhì)再硅晶體中的主要擴散機構(gòu)有：間隙式擴散、替位式擴散。替位式擴散：雜質(zhì)從一個晶格位置運動到另一個晶格位置上稱為替位式擴散間隙式擴散：雜質(zhì)從一個間隙位置到另一個間隙位置上的運動稱為間隙式擴散兩步擴散工藝兩步法擴散分預(yù)淀積和再分布兩步進行，第一步稱為預(yù)擴散或預(yù)淀積，在較低的溫度下，采用恒定表面濃度擴散方式在硅片便面擴散一薄層雜質(zhì)原子，目的在于確定進入硅片的雜質(zhì)總量。第二步稱為主擴散或再分布或推進擴散，在較高的溫度下，采用很定雜質(zhì)總量擴散方式，讓淀積在表面的雜質(zhì)繼續(xù)往硅片中擴散，目的在于控制擴散深度和表面濃度。擴散的局限性與應(yīng)用擴散技術(shù)的主要缺陷擴散是各向同性的，掩膜下方也會有雜質(zhì)橫向擴散不能獨立控制結(jié)深和摻雜濃度擴散應(yīng)用主要用在阱注入后的推進工藝離子注入后為什么要退火高能離子損傷晶體結(jié)構(gòu)非晶硅有很高的電阻率需要外部能量如熱使其恢復(fù)單晶結(jié)構(gòu)只有在單晶結(jié)構(gòu)中雜質(zhì)才能被激活RTP（快速熱退火）的優(yōu)點快速升溫(75 to 150 C/sec)更高溫度(up to 1200 C)過程快速使雜質(zhì)擴散最小化熱預(yù)算的更好控制（節(jié)約能源）更好的圓片間均勻性控制薄膜淀積真空蒸發(fā)法蒸發(fā)源加熱方式電阻加熱電子束加熱激光加熱高頻感應(yīng)加熱濺射的工作原理與特點原理；具有一定能量的入射離子對固體表面轟擊時，入射離子與固體表面原子碰撞發(fā)生能量和動量的轉(zhuǎn)移，將固體表面的原子濺射出來直流濺射特點：只適于金屬靶材。磁控濺射特點：淀積速率最高。RF濺射特點：適于各種金屬與非金屬靶材。PVD 與 CVD對比CVD：襯底表面發(fā)生化學(xué)反應(yīng)PVD：襯底表面不發(fā)生化學(xué)反應(yīng)CVD: 更好的臺階覆蓋性(50% to 100%) 和空隙填充能力PVD: 臺階覆蓋性差( 15%) 和空隙填充能力差PVD 源: 固態(tài)材料CVD 源: 氣體或蒸汽CVD氧化硅與熱生長氧化硅對比熱生長氧化硅O來源于氣源，Si來源于襯底氧化物生長消耗硅襯底高質(zhì)量CVD 氧化硅O和Si都來自氣態(tài)源淀積在襯底表面生長溫度低（如PECVD）生長速率高CVD介質(zhì)薄膜的應(yīng)用淺槽隔離(STI):undopedsilicon dioxide glass, USG側(cè)墻隔離：USG金屬前介質(zhì)(PMD）：PSG or BPSG金屬層間介質(zhì)(IMD/ILD）：USG or FSG鈍化介質(zhì)(PD）：Oxide/NitrideCVD的基本過程 傳輸吸附化學(xué)反應(yīng)淀積脫吸逸出CVD生長的兩種極限：表面反應(yīng)控制與質(zhì)量輸運（傳輸）控制表面反應(yīng)控制型化學(xué)反應(yīng)速率不能滿足反應(yīng)劑擴散和吸附的速率，反應(yīng)劑堆積在襯底表面等待反應(yīng)；淀積速率反應(yīng)速率淀積速率對溫度很敏感質(zhì)量輸運控制型表面化學(xué)反應(yīng)速率足夠高，當(dāng)反應(yīng)劑被吸附在襯底表面時會立即反應(yīng)淀積速率D dn/dx淀積速率對溫度不敏感淀積速率主要受到氣體流速的控制CVD 的三種類型及各自的應(yīng)用APCVD 常壓化學(xué)氣相淀積LPCVD 低壓化學(xué)氣相淀積PECVD 等離子體增強化學(xué)氣相淀積CVD淀積速率G與溫度T的關(guān)系低溫下，hgks，反應(yīng)控制過程，故G與T呈指數(shù)關(guān)系；高溫下，hgks，質(zhì)量輸運控制過程，hg對T不敏感，故G趨于平穩(wěn)。離子注入離子注入與熱擴散的對比離子注入的兩種阻擋機制核碰撞和電子碰撞避免溝道效應(yīng)的方法傾斜硅片, 7最常用屏蔽氧化層（無定形）注入前預(yù)先無定型處理離子注入機的原理離子注入工藝的應(yīng)用及技術(shù)趨勢離子注入工藝CMOS工藝應(yīng)用CMOS離子注入的工藝要求離子注入工藝的評價。技術(shù)趨勢超淺結(jié)(USJ)絕緣體上硅(SOI)等離子體沉浸離子注入(PIII)SOI的優(yōu)勢芯片速度更快，耗電更少電路密度提高SOI尤其在RF與SoC方面表現(xiàn)出色SOI圓片的制造：智能剝離與注氧隔離離子注入特點：注入溫度低摻雜數(shù)目受控橫向擴散小不受固溶度限制注入深度隨離子能量增加而增加適合化合物摻雜光刻與刻蝕工藝（曝光、刻蝕）光刻的需要及光刻三要素高分辨率光刻膠高光敏性精確對準(zhǔn)正膠與負(fù)膠的比較光刻工藝的10個步驟（1） 硅片清洗 （2）預(yù)烘和底膜涂覆（3）涂光刻膠（4）前烘（5）對準(zhǔn)（6）曝光（7）后烘（8）顯影（9）堅膜（10）圖形檢測前烘、后烘及堅膜工藝目的（作用）的比較前烘作用: 促進膠膜內(nèi)溶劑充分揮發(fā)，使膠膜干燥；增加膠膜與SiO2 （Al膜等）的粘附性及耐磨性后烘作用：平衡駐波效應(yīng)，提高分辨率。堅膜的作用蒸發(fā)PR中所有有機溶劑提高刻蝕和注入的抵抗力提高光刻膠和表面的黏附性聚合和使得PR更加穩(wěn)定PR流動填充針孔4種曝光機接觸式曝光機接近式曝光機投影式曝光機步進式曝光機分辨率與波長及NA的關(guān)系（最小線寬）R由曝光系統(tǒng)的光波長和數(shù)值孔徑NA決定，R=K1/NAK1為系統(tǒng)常數(shù), 光波長, NA = 2r0/D；NA: 凸鏡收集衍射光的能力如何提高分辨率？提高NA 更大的凸鏡, 可能很昂貴而不實際減小DOF（焦深），會引起制造困難減小光波長開發(fā)新光源, PR和設(shè)備波長減小的極限：UV到DUV, 到EUV, 到X-Ray減小K1 相移掩膜移相掩模的原理與應(yīng)用移相掩模是一種雙層設(shè)計結(jié)構(gòu),通過利用干涉技術(shù)抵消某些衍射效應(yīng),可使光刻分辨率的改進達到25%100%兩種紫外線和三種深紫外線的名稱、波長及對應(yīng)的最小特征尺寸汞燈i-line, 365 nm：常用在0.35 m光刻DUV KrF受激準(zhǔn)分子激光器, 248 nm：應(yīng)用0.25 m, 0.18 m and 0.13 m光刻ArF受激準(zhǔn)分子激光器,193 nm：應(yīng)用: 0.13 mF2受激準(zhǔn)分子激光器：157 nm：仍處于研發(fā)階段, 0.10 m應(yīng)用157 nm F2激光器光刻：使用相移掩膜, 即使0.035 m 都是可以的下一代光刻超紫外X射線電子束干法刻蝕與濕法刻蝕的對比濕法刻蝕的優(yōu)點高選擇性設(shè)備成本較低批處理, 高產(chǎn)量濕法刻蝕的缺點各向同性不能刻蝕3m以下圖形化學(xué)品使用量高化學(xué)品危險干法刻蝕優(yōu)點：各向異性腐蝕強；分辨率高；刻蝕3m以下線條濕法刻蝕SiO2、Si、Poly-Si及Si3N4的配方及反應(yīng)式濕法刻蝕SiO2常用配方(KPR膠）：HF: NH4F: H2O=3ml:6g:10ml (HF溶液濃度為48)SiO2+ 6HF H2SiF6 + 2H2O濕法刻蝕Si、Poly-SiHNO3-HF-H2O(HAC)混合液濕法刻蝕Silicon Nitride熱(150 to 200 C) 磷酸H3PO4溶液干法刻蝕的原理與種類 等離子體刻蝕：化學(xué)性刻蝕濺射刻蝕：純物理刻蝕反應(yīng)離子刻蝕（RIE）：結(jié)合、干法刻蝕SiO2、Si、Poly-Si及Si3N4的腐蝕劑刻蝕氣體：CF4 、BCl3、CCl4、CHCl3、SF6金屬化與多層互連金屬化的應(yīng)用、三種最常用的金屬及三種不同的金屬化方法應(yīng)用柵電極材料金半接觸電極材料互連材料常用的金屬性材料摻雜的poly-Si金屬硅化物金屬合金金屬化方法多晶硅重?fù)诫s，LPCVD淀積金屬硅化物-淀積合金=淀積（PVD,CVD）集成電路對金屬化的基本要求1. 形成低阻歐姆接觸；2. 提供低阻互連線；3. 抗電遷移；4. 良好的附著性；5. 耐腐蝕；6. 易于淀積和刻蝕；7. 易鍵合；8. 層與層之間絕緣要好90年代CMOS標(biāo)準(zhǔn)金屬化：柵材料，接觸孔（通孔）填充材料，阻擋層（勢壘層）、黏附層、焊接層、及防反射層材料，互連材料，金半接觸電極材料及工藝Al-Si接觸的尖楔現(xiàn)象、影響及抑制Al/Si接觸的尖楔現(xiàn)象：Si在Al中的溶解度及快速擴散影響：PN結(jié)穿刺 Al刺穿過摻雜PN結(jié)，使源/漏與襯底短路抑制：400 熱退火在Si-Al界面形成Si-Al合金Al的電遷移現(xiàn)象、影響及抑制電遷移：大電流密度下發(fā)生質(zhì)量（離子/晶粒）輸運現(xiàn)象：在陽極端堆積形成小丘或須晶，造成電極間短路；在陰極端形成空洞，導(dǎo)致電極開路影響；電遷移使金屬線變窄變薄殘留引線中電流密度更高電遷移影響IC的可靠性電遷移抑制少量銅與鋁形成的合金將大大提供Al對電遷移的抵抗，銅作為Al晶粒間的粘合劑，防止Al晶粒因電子轟擊而遷移Al-Cu (0.5%) 最常用使用Al-Si-Cu 合金TiN的作用TiN：阻擋層，防止W擴散TiN：粘合層，幫助W與SiO2表面粘合在一起TiN：防反射涂層ARC（Anti-reflection coating），防止反射提高光刻分辨率Cu淀積的大馬士革鑲嵌工藝 在低K介質(zhì)層上刻蝕出Cu互連線用的溝槽； CVD淀積一層薄的金屬勢壘層：防止Cu的擴散 濺射淀積Cu的籽晶層：電鍍或化學(xué)鍍Cu需要 溝槽和通孔淀積Cu：電鍍或化學(xué)鍍；400下退火； Cu的CMP。工藝集成MOS IC與雙極IC的隔離MOS集成電路的隔離：LOCOS隔離工藝；側(cè)墻掩蔽的隔離工藝；淺槽隔離等.雙極集成電路的隔離：pn結(jié)隔離工藝；深槽隔離工藝.防止寄生場效應(yīng)晶體管開啟及提高寄生晶體管閾值電壓的工藝方法防止寄生場效應(yīng)晶體管開啟的方法提高寄生場效應(yīng)晶體管的閾值電壓使寄生場效應(yīng)晶體管的閾值電壓高于集成電路的工作電壓4提高寄生晶體管閾值電壓的方法1）、增加場區(qū)SiO2的厚度；（但是過厚的氧化層將產(chǎn)生過高的臺階，從而引起臺階覆蓋的問題）2）、增大氧化層下溝道的摻雜濃度，即形成溝道阻擋層局部氧化（LOCOS）、側(cè)墻掩蔽的隔離（SWAMI）及淺槽隔離（STI，Shallow Trench Isolation）工藝的特點、工藝流程及示意圖局部氧化工藝優(yōu)點：1.可以減小表面的臺階高度；2.和高濃度雜質(zhì)注入是一次光刻完成的缺點：1、鳥嘴侵蝕有源區(qū)；2、不利于后序工藝中的平坦化；3、雜質(zhì)重新分布。 P阱、N阱工藝特點P阱工藝：易實現(xiàn)nMOS和pMOS的性能匹配，適于靜態(tài)邏輯電路n阱工藝：易獲得高性能的nMOS，適于微處理器、DRAM熟悉雙阱CMOS IC工藝流程1）硅片準(zhǔn)備2）阱的制備3）場區(qū)隔離：4）CMOS器件形成5）多層金屬互聯(lián)6）后部封裝工藝熟悉標(biāo)準(zhǔn)埋層雙極集成電路工藝流程標(biāo)準(zhǔn)埋層雙極集成電路工藝流程1）、襯底準(zhǔn)備2）、埋層的制備3）、外延層生長4）、隔離區(qū)的形成（第二次光刻）5）、收集極接觸的制備（第三次光刻）6）、基區(qū)的形成（第四次光刻）7）、發(fā)射區(qū)的形成（第五次光刻）8）、金屬接觸和互聯(lián)（第六、七次光刻）9）、后續(xù)封裝工藝CMOS工藝流程了解1960s、1970s和1980s集成電路工藝的特點 熟悉1990sCMOS工藝的特點：特征尺寸、襯底、隔離、光刻、刻蝕、退火、W塞及平整化1990s CMOS Technology Photolithography G-line, I-line (365 nm), and DUV 248 nm Positive photoresist Steppers replaced projection printer Track-stepper integrated systems Plasma etche