組合邏輯電路特點(diǎn).ppt_第1頁(yè)
組合邏輯電路特點(diǎn).ppt_第2頁(yè)
組合邏輯電路特點(diǎn).ppt_第3頁(yè)
組合邏輯電路特點(diǎn).ppt_第4頁(yè)
組合邏輯電路特點(diǎn).ppt_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

組合邏輯電路的特點(diǎn),數(shù)字邏輯電路可分為兩類. 組合邏輯電路:邏輯電路的輸出只與當(dāng)時(shí)輸入的邏輯值有關(guān),而與輸入的歷史情況無(wú)關(guān)。例如,異或門(mén),異或非門(mén) 時(shí)序邏輯電路:輸出不僅和當(dāng)時(shí)的輸入邏輯值有關(guān),而且與電路以前曾輸入過(guò)的邏輯值有關(guān)。,組合邏輯電路的分析,由給出的邏輯圖找到其對(duì)應(yīng)的邏輯表達(dá)式,列出它的真值表,說(shuō)明該電路的用途. (1) 電路中每個(gè)門(mén)的輸出標(biāo)以不同的符號(hào). (2) 先求每個(gè)門(mén)輸出的邏輯表達(dá)式. (3) 迭代各邏輯表達(dá)式,并進(jìn)行化簡(jiǎn),直到求出電路輸出的邏輯表達(dá)式,使其僅是電路輸入變量的函數(shù). (4) 填寫(xiě)真值表.,組合邏輯電路的設(shè)計(jì),步驟 例子,競(jìng)爭(zhēng)與險(xiǎn)象,競(jìng)爭(zhēng):當(dāng)一個(gè)門(mén)的兩個(gè)或兩個(gè)以上的輸入發(fā)生改變時(shí),由于這些輸入信號(hào)是經(jīng)過(guò)不同路徑產(chǎn)生的(不同路徑的傳輸延時(shí)不同),使得各輸入信號(hào)狀態(tài)改變的時(shí)刻有先有后,這種時(shí)差引起的現(xiàn)象稱為競(jìng)爭(zhēng)。 競(jìng)爭(zhēng)的結(jié)果導(dǎo)致險(xiǎn)象發(fā)生,并造成錯(cuò)誤的后果,則這種競(jìng)爭(zhēng)就稱為“臨界競(jìng)爭(zhēng)”;若競(jìng)爭(zhēng)的結(jié)果不導(dǎo)致險(xiǎn)象發(fā)生或雖有險(xiǎn)象發(fā)生,但不影響系統(tǒng)的工作,則稱這種競(jìng)爭(zhēng)為”非臨界競(jìng)爭(zhēng)”。 組合電路的險(xiǎn)象是過(guò)渡性現(xiàn)象,它們僅在電路的輸入信號(hào)狀態(tài)改變時(shí),在電路的輸出端出現(xiàn)毛刺,而不會(huì)破壞信號(hào)的穩(wěn)態(tài)值. 引起險(xiǎn)象的具體原因可分: 函數(shù)險(xiǎn)象(功能險(xiǎn)象):當(dāng)多個(gè)輸入發(fā)生變化時(shí) 邏輯險(xiǎn)象:電路設(shè)計(jì)不合理會(huì)出現(xiàn)邏輯險(xiǎn)象,常見(jiàn)的組合邏輯電路,編碼器和優(yōu)先編碼器 編碼器功能:將其輸入信號(hào)轉(zhuǎn)換成對(duì)應(yīng)的數(shù)碼信號(hào).用輸出的數(shù)碼信號(hào)表示相應(yīng)的輸入信號(hào) 互斥輸入的編碼器 優(yōu)先編碼器,譯碼器,譯碼是編碼的逆過(guò)程。 譯碼器功能:將給定的輸入碼進(jìn)行翻譯,變換成對(duì)應(yīng)的輸出信號(hào) 二進(jìn)制譯碼器 數(shù)字顯示譯碼器,多路選擇器,輸入:地址線有N根;數(shù)據(jù)線有2N根; 輸出:一根信號(hào)線 功能:將地址線選中的那根數(shù)據(jù)線上的信號(hào)送到輸出端輸出。(將地址線上的二進(jìn)制數(shù)的轉(zhuǎn)換成十進(jìn)制數(shù),十進(jìn)制數(shù)就是數(shù)據(jù)線所對(duì)應(yīng)的腳標(biāo),則該數(shù)據(jù)線被選中。),數(shù)值比較器,一位二進(jìn)制數(shù)的比較 兩位二進(jìn)制數(shù)的比較,加法器,半加器 只考慮加數(shù)本身,不考慮低位的進(jìn)位。,全加器,不僅考慮加數(shù)本身,還考慮低位向本位的進(jìn)位。,Cn-1,加法器,逐位進(jìn)位加法器 超前進(jìn)位加法器 Gn:進(jìn)位產(chǎn)生函數(shù) Pn:進(jìn)位傳遞函數(shù),中規(guī)模集成組合邏輯電路及應(yīng)用,中規(guī)模集成譯碼器 74139:2線-4線譯碼器 74154 中規(guī)模集成多路選擇器,重點(diǎn)和難點(diǎn),重點(diǎn): 、掌握組合邏輯電路的分析方法和設(shè)計(jì)方法。 、熟悉編碼器、譯碼器、多路選擇器和一位數(shù)值比較器的邏輯功能、工作原理和應(yīng)用。 、掌握全加器的設(shè)計(jì)。 難點(diǎn): 組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)。,主教材重點(diǎn)例題:,、P12

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論