C54x的主要特性和外部引腳.ppt

第2章 TMS320C54x的硬件結(jié)構(gòu),2.2 C54x的主要特性和外部引腳, 采用先進(jìn)的多總線結(jié)構(gòu)，通過1組程序總線、3組數(shù)據(jù)總線和4組地址總線來實(shí)現(xiàn)。,2.2.1 C54x的主要特性,1CPU, 40位算術(shù)邏輯運(yùn)算單元ALU，包括1個(gè)40位桶形移位寄存器和2個(gè)獨(dú)立的40位累加器。, 1717位并行乘法器，與40位專用加法器相連,可用于進(jìn)行非流水線的單周期乘法-累加運(yùn)算。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,1CPU, 比較、選擇、存儲(chǔ)單元（CSSU），可用于Viterbi譯碼器的加法-比較-選擇運(yùn)算。, 指數(shù)編碼器，是一個(gè)支持單周期指令EXP的專用硬件?？梢栽谝粋€(gè)周期內(nèi)計(jì)算40位累加器數(shù)值的指數(shù)。, 配有兩個(gè)地址生成器，包括8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU）。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,2存儲(chǔ)器, 可訪問的最大存儲(chǔ)空間為192K16位，即64K字的程序存儲(chǔ)器、64K字的數(shù)據(jù)存儲(chǔ)器以及64K字的I/O空間。, 片內(nèi)ROM，可配置為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。, 片內(nèi)RAM有兩種類型，即雙尋址RAM（DARAM）和單尋址RAM（SARAM）。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,3指令系統(tǒng), 支持單指令重復(fù)和塊指令重復(fù)操作 支持存儲(chǔ)器塊傳送指令 支持32位長操作數(shù)指令 具有支持2操作數(shù)或3個(gè)操作數(shù)的讀指令 具有能并行存儲(chǔ)和并行加載的算術(shù)指令 支持條件存儲(chǔ)指令及中斷快速返回指令,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,4在片外圍電路, 具有軟件可編程等待狀態(tài)發(fā)生器 設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路 帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器 支持全雙工操作的串行口，可進(jìn)行8位或16位串行通信,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,4在片外圍電路, 帶4位預(yù)定標(biāo)器的16位可編程定時(shí)器 設(shè)有與主機(jī)通信的并行接口（HPI） 具有外部總線判斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號(hào) 數(shù)據(jù)總線具有總線保持器特性,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,5電源, 具有多種節(jié)電模式。 可用IDLE1、IDLE2和IDLE3指令來控制芯片功耗，使CPU工作在省電方式。 可在軟件控制下，禁止CLKOUT輸出信號(hào)。,6片內(nèi)仿真接口, 具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.1 C54x的主要特性,7速度, 5.0V電壓的器件，其速度可達(dá)到40MIPS，指令周期時(shí)間為25ns。 3.3V電壓的器件，其速度可達(dá)到80MIPS，指令周期時(shí)間為12.5ns。 2.5V電壓的器件，其速度可達(dá)到100MIPS，指令周期時(shí)間為10ns。 1.8V電壓的器件，其速度可達(dá)到200MIPS，每個(gè)核的指令周期時(shí)間為10ns。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.2 C54x的引腳功能,TMS320C54x芯片采用CMOS制造工藝，整個(gè)系列的型號(hào)基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP）。 不同的器件型號(hào)其引腳的個(gè)數(shù)有所不同。下面 以TMS320VC5402芯片為例,介紹C54x引腳的名稱及功能。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.2 C54x的引腳功能,C5402共有144個(gè)引腳，引腳分布如圖。,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.2 C54x的引腳功能,TMS320C5402引腳：,電源引腳 時(shí)鐘引腳 控制引腳 地址和數(shù)據(jù)引腳,串行口引腳 主機(jī)接口引腳 通用I/O引腳 測試引腳,第2章 TMS320C54x的硬件結(jié)構(gòu),2.2.2 C54x的引腳功能,1. 電源引腳,C5402采用雙電源供電，其引腳有： CVDD（16、52、68、91、125、142）， 電壓為+1.8V，為CPU內(nèi)核提供的專用電源； DVDD（4、33、56、75、112、130）， 電壓為+3.3V，為各I/O引腳提供的電源； VSS（3、14、34、40、50、57、70、76、93、 106、111、128），接地。,第2章 TMS320C54x的硬件結(jié)構(gòu),2時(shí)鐘引腳,C5402的時(shí)鐘發(fā)生器由內(nèi)部振蕩器和鎖相環(huán)PLL構(gòu)成，其引腳功能如表2.2.1所示。,CLKOUT：主時(shí)鐘輸出引腳,周期為CPU的機(jī)器周期。,CLKMD1、CLKMD2和CLKMD3： 設(shè)定時(shí)鐘工作模式引腳，用來硬件配置時(shí)鐘模式。,X2/CLKIN：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來外接晶體電路； 若使用外部時(shí)鐘，該引腳接外部時(shí)鐘輸入。,X1：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來外接晶體電路； 若使用外部時(shí)鐘，該引腳懸空。,TOUT：定時(shí)器輸出引腳。,第2章 TMS320C54x的硬件結(jié)構(gòu),3控制引腳,控制引腳用來產(chǎn)生和接收外部器件的各種控制信號(hào)。,第2章 TMS320C54x的硬件結(jié)構(gòu),3控制引腳,第2章 TMS320C54x的硬件結(jié)構(gòu),4地址和數(shù)據(jù)引腳 C5402芯片共有20個(gè)地址引腳和16條數(shù)據(jù)引腳 。 地址引腳用來尋址外部程序空間、外部數(shù)據(jù)空間和片外I/O空間。 A19A0：可尋址1M的外部程序空間 64K外部數(shù)據(jù)空間 64K片外I/O空間,第2章 TMS320C54x的硬件結(jié)構(gòu),4地址和數(shù)據(jù)引腳,數(shù)據(jù)引腳：用于在處理器、外部數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器和I/O器件之間進(jìn)行16位數(shù)據(jù)并行傳輸。 D15D0：組成16位外部數(shù)據(jù)總線。 在下列情況下，D15D0將呈現(xiàn)高阻狀態(tài)。, 當(dāng)沒有輸出時(shí),第2章 TMS320C54x的硬件結(jié)構(gòu),5. 串行口引腳 C5402器件有兩個(gè)McBSP串行口，共有12個(gè)外部引腳。,BCLKR0：緩沖串行口0同步接收時(shí)鐘信號(hào)； BCLKR1：緩沖串行口1同步接收時(shí)鐘信號(hào)； BCLKX0：緩沖串行口0同步發(fā)送時(shí)鐘信號(hào)； BCLKX1：緩沖串行口1同步發(fā)送時(shí)鐘信號(hào)； BDR0：緩沖串行口0的串行數(shù)據(jù)接收輸入； BDR1：緩沖串行口1的串行數(shù)據(jù)接收輸入；,第2章 TMS320C54x的硬件結(jié)構(gòu),5. 串行口引腳,BDX0：緩沖串行口0的串行數(shù)據(jù)發(fā)送輸出； BDX1：緩沖串行口1的串行數(shù)據(jù)發(fā)送輸出； BFSR0：緩沖串行口0同步接收信號(hào)； BFSR1：緩沖串行口1同步接收信號(hào)； BFSX0：緩沖串行口0同步發(fā)送信號(hào)； BFSX1：緩沖串行口1同步發(fā)送信號(hào)。,第2章 TMS320C54x的硬件結(jié)構(gòu),6. 主機(jī)接口HPI引腳,C5402的HPI接口是一個(gè)8位并行口，用來與主設(shè)備或主處理器接口，實(shí)現(xiàn)DSP與主設(shè)備或主處理器間的通信。,第2章 TMS320C54x的硬件結(jié)構(gòu),6. 主機(jī)接口HPI引腳,HBIL：字節(jié)識(shí)別信號(hào)，用來判斷主機(jī)送來的數(shù)據(jù)是 第1字節(jié)還是第2字節(jié)。,HCNTL